케이던스 디자인 시스템즈(Cadence Design Systems)는 삼성의 최첨단 게이트올어라운드(GAA: Gate All Around) 노드를 비롯하여 AI 및 3D-IC 반도체 설계 가속화를 위한 기술 개발에 삼성 파운드리와 광범위한 협력을 한다고 밝혔다.
케이던스는 삼성과의 지속적인 협력으로 AI, 자동차, 항공우주, HPC 및 모바일 등 업계에서 가장 복잡하고 까다로운 애플리케이션 시스템 및 반도체 발전에 크게 기여하고 있다.
이러한 긴밀한 협력을 통해 케이던스와 삼성은 다음의 여러 성과를 달성했다.
Cadence.AI, 누설 전력 감소 및 SF2 GAA 개발
케이던스는 삼성 파운드리와의 긴밀한 협력을 통해 Cadence® Cerebrus Intelligent Chip Explorer와 자사의 AI 설계 기술 공동 최적화 (DTCO: Design Technology Co- Optimization)를 수행함으로써 SF2 GAA 플랫폼의 누설 전력을 최소화했다. 최고 성능 기준의 전력 공급과 비교했을 때 Cadence.AI는 10% 이상 누설 전력을 감소시켰다. 이러한 지속적인 협력의 일환으로 상호협력 관계의 두 기업은 Cadence.AI를 SF2 설계에 사용하는 등 테스트 칩 개발에 적극적으로 참여하고 있다.
케이던스, 삼성 파운드리 SF2의 BSPDN 플로우에 대한 인증
케이던스와 삼성 파운드리의 광범위한 협력으로, 케이던스는 삼성의 SF2 BSPDN에 대한 구현 플로우 인증을 취득하며, 첨단 설계 개발을 가속화했다.
RTL 합성 솔루션인 ▲Genus™ Synthesis Solution, 임플리멘테이션 솔루션인 ▲Innovus™ Implementation System, ▲Pegasus™ Verification System, 파워 검증 솔루션인 ▲Voltus™ IC Power Integrity Solution 및 STA 사인오프 솔루션인 ▲Tempus™ Timing Signoff Solution 등 전체적인 케이던스 RTL부터 GDS까지의 플로우를 강화하여 BSPDN에서의 라우팅, 나노 TSV 삽입, 배치 및 최적화, 타이밍 및 IR 분석, DRC와 같은 BSPDN에서의 구현 요건들을 지원할 수 있게 되었다. 케이던스 BSPDN용 구현 플로우는 삼성 SF2 테스트 칩 검증을 성공적으로 마치며 사용 준비를 마쳤다.
케이던스, 삼성 파운드리와의 협력을 통해 다음과 같이 삼성 파운드리의 MDO를 위한 솔루션을 지원
▲Cadence Integrity™ 3D-IC platform은 삼성의 모든 MDI (Multi-Die Integration)를 지원하며, 해당 플랫폼의 초기 분석과 패키지 인식 기능은 현재 삼성의 3DCODE 2.0과 호환된다. 또한 케이던스와 삼성은 ▲Cadence Celsius Studio를 이용한 열과 뒤틀림 분석 및 Cadence Pegasus Verification System을 이용한 시스템 레벨 LVS와 같이 기술 차별화를 지원하며 멀티 다이 협력의 범위를 확장했다. 케이던스는 ▲Allegro X 시스템을 이용하여 설계 시간을 단축하는 패키지 PDK를 통해서도 삼성을 지원한다. 이는 Integrity 3D-IC platform과 결합하여 패키지 설계 플로우를 최적화한다.
Cadence.AI Virtuoso Studio, 아날로그 회로 공정 이전 과정에서 성공적으로 활용
AI 기반 Virtuoso studio의 목적기반 인스턴스매핑은 회로도의 신속한 리타겟팅을 제공했으며, Virtuoso studio의 첨단 플랫폼 내 회로 최적화는 삼성이 14nm에서 8nm로 100MHz 발진기 설계를 이전할 때 총 처리 시간을 10배 개선할 수 있도록 도왔다. 또한 FinFET에서 GAA 아날로그 설계 이전 레퍼런스 플로우는 성공적인 실험결과를 보이며, 양사의 고객들이 혜택을 누릴 수 있게 됐다.
케이던스 mmWave RFIC 설계 플로우, 14RF 회로 설계 테이프 아웃에 성공적으로 사용
케이던스와 삼성은 48GHz 전력 증폭기 설계를 성공적으로 테이프 아웃했으며, 이는 빠른 모델링과 레이아웃 자동화를 이용하여 수동 소자를 제작하기 위해 EMX Designer를 활용하여 견고한 전체 시스템 레퍼런스 플로우가 실리콘 검증에 성공했음을 의미한다. EMX 3D Planar Solver를 이용한 전체 설계 EM 추출과 Voltus XFi 및 Quantus를 이용한 EM/IR 분석은 IC가 도전적인 지표를 충족하고 Pegasus가 DRC/LVS 사인오프에 사용되는 것을 보장했으며, AWR VSS는 초기 System-level budget 구성 및 Post-layout 검증을 수행하기에 원활한 환경을 제공했다. 이를 통해 고객들은 상호간에도 이러한 플로우를 활용하여 최첨단 설계를 적시에 시장에 제공할 수 있다는 확신을 가질 수 있게 되었다.
Cadence Pegasus Verification System, 삼성 파운드리의 4nm 및 3nm 공정 기술에 대한 인증 취득
삼성 파운드리와의 협력을 통해 케이던스의 물리적 디자인 검증플로우가 최적화되어 삼성 파운드리의 첨단 노드를 사용하는 양사 고객들이 사인오프 정확도와 더 빠른 출시로 목표를 달성할 수 있도록 지원한다. Pegasus system은 현재 삼성 파운드리의 다양한 첨단 노드에서 인증을 취득했으며, 단순하고 포괄적인 라이센싱 지원을 통해 고객들에게 품질을 인정받으며 생산되고 있다. Pegasus system은 AI 기반의 Cadence Virtuoso Studio에 통합된 설계 환경으로(iPegasus) 인디자인 사인오프 품질 DRC를 지원하고, 레이아웃 구현 시 interactive metal fill 단계를 가능하게 하며, 이를 통해 총 처리시간이 4배 빨라졌다.
Cadence IP portfolio는 첨단 삼성 노드에 대해 다음과 같은 포괄적인 솔루션을 제공
o 삼성 SF5A에 구축된 케이던스의 최신 IP는 업계의 선도적인 112G-ULR SerDes, PCIe 6.0/5.0, UCIe™, DDR5-8400, DDR5/4-6400 메모리 및 USB 2.0 PHY IP가 포함되어 있어, 고객들에게 완전한 플랫폼 솔루션을 제공한다.
o 삼성 SF5A에 있는 케이던스의 PCIe 6.0 PHY IP는 PCIe 5.0 x8 규정 준수 인증을 성공적으로 취득했으며, 그 밖의 PCIe 5.0/6.0 시스템 및 테스트 장비와의 원활한 상호 운용성을 입증하면서 PCIe 솔루션의 완성도를 추가로 증명했다.
o 케이던스는 성능 한계를 뛰어넘어 삼성 SF4X 및 SF2에 GDDR7을 위한 첨단 메모리 IP를 설계하고 이러한 새로운 메모리 표준을 통해 HPC/AI 산업을 재편성하는 데 도움을 주면서 삼성 파운드리와의 협력을 강화하고 있다.
AI 설계 복잡성에 대한 첨단 검증기술을 적용
삼성 파운드리는 증가하는 AI 칩 복잡성을 해결하고 SF3의 출시 시기 요건을 충족하기 위해 Palladium Enterprise Emulation System, JasperC, STG 및 Xcelium ML과 같은 케이던스의 첨단 검증기술을 적용했다.
톰 베클리(Tom Beckley) 케이던스 Custom IC & PCB 그룹 수석 부사장 겸 총괄은 "삼성과의 협력을 통해 차세대 지능형 시스템을 설계하는 양사의 고객들에게 더 발전한 기술을 제공할 수 있게 되어 영광으로 생각한다"며, "AI와 현대의 가속화된 컴퓨팅의 하이퍼 컨버전스는 강력한 실리콘 인프라를 필요로 한다. 이러한 새로운 AI 기반의 인증된 설계 플로우 및 표준화된 솔루션을 통해 양사 고객들은 확신을 가지고 삼성의 첨단 노드에 대한 설계뿐만 아니라 각자의 설계 및 출시 시기 목표도 달성할 수 있을 것"이라고 설명했다.
삼성전자 파운드리사업부 Design Technology팀 김형옥 상무는 "삼성전자와 케이던스는 긴밀한 협력을 통해 기술을 발전시키며 양사의 고객들이 시장에서 경쟁력 있는 설계를 할 수 있도록 돕고 있다"며, “양사의 고객들이 삼성의 최신 공정과 기술 혁신을 활용하여 최첨단 AI, HPC 및 모바일 SoC 설계의 한계를 극복할 수 있도록 지원하고 있다"고 말했다.
|
