|
|
듀얼코어로 엔진 바꿀 차세대 센트리노, 나파
sihyunj (ID)
조회 :
1699 ,
2005/09/15 14:02 |
|
|
|
데스크톱에 이어 노트북 분야에서도 듀얼코어 '전도사'로 나섰다. 사실 지난 몇 년 간 클록 경쟁만을 염두에 두던 이 거대 기업은 여전히 PC 분야에서 1위 자리를 내놓지 않았지만 그렇다고 성공적인 방어전을 치른 것 같지도 않다.
1GHz 벽을 AMD에게 먼저 허용한 인텔은 흔들리지 않던 로드맵을 수정하는 일이 잦아졌으며, AMD의 기술 중심적인 공략이 계속될 때마다 자사의 로드맵을 다시 그리는 일을 기꺼이 수용했다.
그럼에도 인텔은 그들이 AMD보다 항상 우위에 있기를 기대했던 클록에서 문제가 생기자 인텔은 고민에 빠졌다. 클록은 높은데 성능은 AMD보다 열세라는 점을 해결해야 했던 것이다. 조금 늦은 감은 있지만 인텔도 AMD처럼 PR레이팅을 도입했다.
64비트 프로세서도 AMD에게 선수를 빼앗긴 인텔에겐 새로운 카드가 필요했다. 물리적인 프로세서 1개를 논리적으로 2개처럼 인식하게 만들어주는 신기술, 하이퍼스레딩을 내놓더니 이제 아예 물리적으로 코어를 분리한 듀얼코어를 카드로 뽑았다.
사실 이 새로운 카드, 듀얼코어는 클록 대비 성능에서의 열세를 해결해줄 대안이 될 수 있다. 안타까운 일이라면(적어도 인텔 입장에서는) AMD도 듀얼코어를 만든다는 것이지만.
인텔은 이미 데스크톱용으로 선보였던 펜티엄D에 이어 지난 7월 13일 국내에서 모바일 컴퓨팅 관련 행사를 열면서 차세대 센트리노, 나파와 듀얼코어 모바일 프로세서인 코드명 요나를 소개했다. 2006년에 첫 출하될 요나를 미리 공개하며 바람몰이에 나선 것이다.
■ 듀얼코어로 엔진 바꿀 차세대 센트리노, 나파
이들 차세대 제품은 기존 센트리노 플랫폼을 대체할 목적으로 개발 중이다. 코드명 나파(Napa)는 센트리노처럼 플랫폼 단위를 명하는 것이며, 코드명 요나는 펜티엄-M 프로세서를 대체할 신형 프로세서다.
요나의 가장 큰 특징은 듀얼 코어를 채택한 65nm 제조 공정을 기반 제품이라는 것. 요나의 기본 구조는 데스크톱용 듀얼코어 프로세서인 펜티엄D와 크게 다르지 않다.
코어는 물리적으로 2개를 따로 떼어놓았으며 버스 인터페이스를 서로 공유해 L2 캐시를 함께 쓴다. 인텔은 두 코어가 함께 사용하는 L2 캐시를 스마트 캐시라고 부른다. 그 밖에도 인텔은 인텔 다이내믹 파워 코디네이션이라는 기술을 통해 배터리 사용 시간을 대폭 늘릴 것이라고 장담했다.
요나는 65nm 제조공정을 통해 만들며 소켓 방식은 PGA 478이나 BGA 479를 이용한다.
트랜지스터 집적도는 1억 5,160만개로 도선 코어의 1억 4,000만개보다 더 늘어났으며 FSB는 도선 코어에서 533MHz로 끌어올리더니 이번에는 667MHz로 높였다. L2 캐시 용량은 2MB로 도선 코어와 같다.
인텔은 요나를 소개하면서 상당 시간을 듀얼코어의 장점(우린 이미 데스크톱용인 펜티엄D 발표 때 충분한 교육(?)을 받았지만)을 설명하는데 할애했다. 방한한 인텔의 모바일 기술 수석 연구원 마이크 트레이너 씨는 "노트북과 휴대용 기기간의 매끄러운 연결성을 추구하면서 유비쿼터스 무선 네트워크의 적용을 실현하기 위해 시스템 성능을 강화하고 보안 기능과 관리성을 높여주는 플랫폼을 구현하는 데 중점을 두고 있다"고 덧붙였다.
그는 이 노트북용 듀얼코어 프로세서가 완벽하게 물리적으로 나뉜 코어 2개로 이뤄져 있고 비록 L2 캐시 2MB를 공유하지만 스마트 캐시 시스템에 의해 코어 간 작업 내용을 공유, 시스템 자원을 효율적으로 쓰게 해줄 것이라고 밝혔다.
이렇게 L2 캐시를 함께 쓸 때 걸리는 점이라면 캐시를 함께 공유해 효용성을 높였다는 인텔의 주장과 달리 대부분의 작업에서는 코어에 버스와 캐시가 따로 존재하는 방식이 훨씬 효율적이지 않을까 하는 점이다.
실제로 뭔가 공유한다는 건 보완 장치를 늘 요구하기 마련이니까. 캐시 공유 자체가 코어의 성능 저하로 이어진다는 건 이론적으론 당연한 얘기다. 물론 뚜껑을 열어봐야 알 일이지만.
인텔의 입장은 이렇다. 인텔측은 성능 저하 가능성에 대한 질문에 "스마트 캐시 아키텍처를 통해 요나가 확실히 성능을 끌어올릴 것"이라고 자신하면서 그 이유로 프로세서의 업무량을 정보 처리 기능적이고, 더구나 자동으로 배열하기 때문이라고 밝혔다.
인텔 관계자는 덧붙여 "최악의 경우 요나의 코어가 각각 캐시 1MB씩만 쓸 수도 있지만 대부분은 더 많은 캐시를 코어마다 활용하게 될 것이며 이렇게 되면 당연히 성능은 더 향상될 것"이라고 강조했다.
관심을 모았던 하이퍼스레딩 적용 여부에 대해선 그럴 계획이 당분간 없다는 점을 분명히 했다. 인텔은 가격적인 면에서 부담스럽다는 이유를 내세웠지만 아닐 가능성도 얼마든지 있어 보인다. 물론 인텔의 마이크 트레이너 수석 연구원은 하이퍼스레딩 도입 여부나 시기에 대해 지금으로서는 아무런 답변도 할 수 없다고 밝혔다. 지금은 알 수 없다.
사실 가장 궁금한 부분 가운데 하나는 듀얼이 되어버린 요나의 TDP가 과연 얼마나 올라갈 것이냐다.
항목 요나 도선
L2캐시 2MB 2MB
FSB 667MHz 533MHz
xD비트 지원 ○ ×
제조공정 65nm 90nm
트랜지스터 1억 5,160만개 1억 4,000만개
제품 발표 시기 2006년 1/4분기 2005년
인텔은 이에 대해 기존의 펜티엄-M, 도선 코어와 같은 수준이 될 것이라고 밝혔다. 물론 제품을 정식으로 출시하기 전에 정확한 세부 사양을 공개하지 않는다는 점을 들어 정확한 TDP는 공개할 수 없다고 덧붙였지만.
아무튼 이에 따르면 요나의 TDP는 27.5W로 묶이게 된다. 사실 듀얼코어인 만큼 TDP가 올라가는 건 당연한 일로 받아들일 수도 있지만 발열은 알뜰 전력 소모의 적이 아닌가. 최대한 묶어야 하는 게 인텔의 입장인 것도 당연하다.
|
|
|
|
