|
|
VIA의 Eden과 Eden ULV, TDP7.5W로 1.5GHz를 실현
연방대총통[4군단] 
조회 :
1932 ,
2006/01/20 10:36 |
|
|
|
VIA Technologies는 90nm 공정으로 제조하고, VIA V4 버스를 채용한 'VIA Eden' 및 'VIA Eden ULV'를 발표했다. 최대 7.5W의 TDP로 1.5MHz의 클럭을 실현하고 있다. 출하는 곧 개시될 것이라 한다.
Eden과 Eden ELV는 Esther코어의 "CoolStream" 아키텍쳐를 기반으로 하고 있다. Eden은 400MHz(TDP:2.5W)에서 1.2GHz(7W)까지를 커버하고 있으며, Eden ULV는 1.0GHz(3.5W) 및 1.5GHz(7.5W)로서, 매우 낮은 TDP에서 동작하도록 설계되어 있다. 또한 2계통의 PLL을 갖는 TwinTurbo PLL를 갖춘 소모전력 절약기능인 'VIA PowerSaver'에 의해서 부드러운 작업수행을 유지하면서 효율적인 전력소비를 기대할 수 있다는 점을 어필하고 있다.
패키지는 21×21mm의 'NanoBGA2'이며 L1캐쉬는 명령, 데이터가 각 64KB씩이고, L2캐쉬는 128KB이다. FSB는 400MHz. VIA V4버스을 채택하여, 열과 소비전력을 증가시키지 않으면서, Eden의 이전세대 보다 30%의 성능향상을 실현하고 있다고 한다. 그 외에 16단의 파이프라인, SSE2과 SSE3 등의 멀티미디어 명령셋을 지원하며, 풀스피드로 동작하는 FPU, 16way구성의 L2캐쉬 등, 퍼포먼스를 향상시키는 'StepAhead Technology Suite'를 탑재하고 있으며, 암호화 및 보안기능인 'PadLock Security Engine'도 기본적으로 지원된다.
Processor Names Clock Speed Max Power (TDP)* FSB
VIA Eden 400MHz 2.5W 400MHz
VIA Eden 500MHz 3.5W 400MHz
VIA Eden 600MHz 5W 400MHz
VIA Eden 800MHz 5W 400MHz
VIA Eden 1.0GHz 5W 400MHz
VIA Eden 1.2GHz 7W 400MHz
VIA Eden ULV 1.0GHz 3.5W 400MHz
VIA Eden ULV 1.5GHz 7.5W 400MHz
*Note : TDP(Thermal Design Power) is the maximum core power consumption
원본출처 :
http://pcweb.mycom.co.jp/news/2006/01/18/101.html
파코즈 하드웨어
|
|
|
|
