|
|
AMD 차기 K8 「Revision F」개요 발표
연방대총통[4군단] 
조회 :
2301 ,
2006/02/08 17:01 |
|
|
|
퍼포먼스/TDP가 향상하는 Rev. F
AMD는, 금년(2006년) 제2 4분기에 발표할 예정의, K8의 차기 리버젼 「Revision F(Rev. F)」의 물리 설계의 개요를, 미 샌프란시스코에서 개최되고 있는 「ISSCC(IEEE International Solid-State Circuits Conference)」 발표했다.
Rev. F에서는, DDR2 메모리(DDR2-800까지), 가상화 기술 「Pacifica」, 시큐러티 기술 「Presidio」의 서포트가 행해져 CPU 소켓도 전라인으로 하게 된다.
Rev. F에서는, 이것들 세로운 사양의 지원을 위해, 같은 90 nm프로세스에서도, 물리 설계를 전생대로부터 하게 했다고 한다.DDR2-800까지의 고속 메모리에 맞추어 내부 라인을 개량, 고클럭화로 중요해지는 클럭 디스트리뷰션을 개선, 또, 전력 절약화를 진행시켰다.
아래가, 이전의 AMD의 프레젠테이션으로부터 발췌한 듀얼 코어 K8의 2개의 리버젼의 다이다.왼쪽이 현행의 다이, 오른쪽이 Rev. F다.외형의 큰 차이는, Rev. F에서는 L2캐쉬 에리어의 면적이 상대적으로 작아진 것, 주위의 I/O패드등이 보다 넓어진 것, 2개의 L2캐쉬동안에 스페이스가 생긴 것 .
전력 절약화에 의해서, Rev. F에서는, 퍼포먼스 /TDP(Thermal Design Power:열설계 소비 전력)가 어느 정도 개선된다.Opteron의 열설계범위인 95W TDP에서는, 종래의 듀얼 코어 K8가 1.35 V로 2.2 GHz였다(실제로는 2.4 GHz가 추가되고 있다), Rev. F에서는 같은 1.35 V로 2.6 GHz 동작한다고 한다.즉, Rev. F의 제품에서는, 같은 TDP범위로 보다 고속화가, 같은 클럭으로 보다 저TDP화를 바랄 수 있게 된다.
ISSCC에서는, 샘플 칩은 2.6 GHz시에 7%의 주파수 이익과 10%의 전압 이익이 있던 발표.즉, 2.78GHz@1.35 V동작이나 2.6GHz@1.21 V동작이 가능했던 것이 된다.CPU는 전압을 걸면, 어느 정도까지는 고속 동작한다.
무엇보다, 클럭의 상한의 인상은 그만큼 기대할 수 없다.ISSCC에서는, Rev. F의 샘플 칩의 전압 vs주파수의 상관 플롯(Shmoo)도 공개되었다.그것을 보면, 샘플 칩은 1.07배의 Vdd 전압시(1.44V)라도 1.07배의 주파수(2.78GHz) 정지가 되고 있었다.파이프라인 아키텍쳐가 확장된 것은 아니기 때문에, 대폭적인 주파수 향상을 전망할 수 있는 것은 없을 것 같다.
또, ISSCC에서는, 스태틱(정적) 손실되는 전류와 주파수의 상관도 나타났다.그것에 따르면, 전압을 1.35 V에서 1.1 V에 떨어뜨리면,58%의 스태틱 손실되는 전류의 삭감이 가능하고, 그 경우도, 주파수는15% 밖에 떨어지지 않는다고 한다.즉, 저TDP의 모바일판이, 보다 고클럭으로 동작할 수 있을 가능성이 있다.
●칩 사이즈는 리버젼 체인지로 약간 대형화
칩 설계에서는, 싱글 코어판과 듀얼 코어판으로, 코어 자체는 같은 설계를 유용할 수 있도록 했다고 한다.이것은, 퍼포먼스 튜닝등을 용이하게 하기 위해라고 생각할 수 있다.싱글 코어, 멀티 코어, 캐쉬 사이즈 차이를 최소에 노력을 했기 때문에, 신속한 tape out가 가능하게 되었다고 한다.
ISSCC로 발표된 Rev. F의 die size(반도체 본체의 면적)는, 종래의 K8(Rev. E)보다 한층 커지고 있다.예를 들면, 현행의 듀얼 코어 K8의 다이는 194평방 mm(발표시는 199평방 mm)이지만, Rev. F의 듀얼 코어에서는 220평방 mm로 약13% 대형화했다.같은, 싱글 코어의 1MB L2캐쉬판 K8는 106평방 mm(초기는 115평방 mm)였던 것이, Rev. F의 싱글 코어 코어에서는 126평방 mm로 약 18%커진다.
실제로는 L2캐쉬 SRAM의 다이 에리어는, Rev. E로부터 Rev. F로 축소하고 있다.1MB L2분이 Rev. E에서는 41.4평방 mm(듀얼 코어의 경우 82.8평방 mm)였던 것이, Rev. F에서는 38.7평방 mm(듀얼 코어 77.4평방 mm)다.그 때문에, 상대적으로 논리 부분의 다이 에리어의 증대 비율은 한층 더 커지고 있다.
트랜지스터 카운트도 이와 같이 증가하고 있다.종래의 듀얼 코어 K8가 233M(2억 3,300만)인데 대하여, Rev. F는 243M(2억 4,300만)과4%만큼 증가.종래의 싱글 코어 K8가 120M(1억 2,000만)에 대해서, Rev. F는 129M(1억 2,900만)과 7.5%증가.
Rev. F의 프로세스 기술 자체는, 이전의 90 nm세대의 리버젼(Rev. D/E)와 다르지 않다.90nm PD-SOI(partially-depleted silicon-on-insulater), 9층 Cu메탈, 듀얼 게이트 산화 막후로, 기본적으로는 같다.그러나, 캐쉬 SRAM의 다이 에리어등이 작아지고 있는 것부터, SRAM 셀등이 소형화했다고 추정된다.트랜지스터 카운트의 증가의 비율에 비해, 다이가 대형화하고 있는 것은, 증가한 것이 논리 부분인 것이나, 향후의 마스크 체인지로 아직 쉬링크 하기 위해라고 추정된다.
●DDR2-800에 최적화한 내부 데이타트란스파
트랜지스터 카운트가 증가한 것은, 사양의 강화에 맞추어 내부 기능을 개량했기 때문이다.
예를 들면, Rev. F에서는 DDR2의 서포트를 위해서, CPU 내부의 라인을 혁신 했다.AMD는 Rev. F에서는, DDR2-800까지의 서포트를 예정하고 있다.종래의 DDR-400의 2배의 메모리 전송 레이트가 되기 위해, CPU 내부의 라인을 혁신 했다.
아래가, ISSCC로의 발표를 기초로, 이전의 AMD의 프레젠테이션으로부터 발췌한 다이 사진을 베이스로 만든 다이 레이아웃이다.Rev. F는 종래 같이 메모리의 패드가 다이의 주위의 하반신을 차지한다.한편, 메모리콘트로라는 2개의 코어의 중간에 있다.즉, 사이에는 L2캐쉬가 있다.
구조에서는 고속화나 캐쉬의 대형화 등에 대응하기 어렵다.그 때문에, Rev. F에서는, 데이터는 L2캐쉬동안의 루팅 채널을 통해서, 소스신크로나스트란스파 되도록 개량되었다고 한다.또, 메모리콘트롤러 자체도, 듀얼 core support를 위해서8%만큼 커지고 있다고 한다.
클럭 디스트리뷰션도 개량되었다.듀얼 코어의 Rev. F에서는, 3개의 PLL 제네레이터를 on-chip로 갖춘다.2개는 3 링크의 HyperTransport에, 1개가 2개의 CPU 코어와 메모리콘트로러에 클럭을 공급한다.클럭 프레인은 전부 9개로 나누어져 있다.각 CPU 코어가 각각 4 프레인으로, 메모리콘트로러가 1 프레인이 된다.
2개의 CPU 코어의 클럭은 각각 개별적으로 디세블 할 수 있다.전력 절약 모드시에는, 각각의 CPU 코어는 디세블 되어 메모리콘트로러는 시스템 클록(200MHz)의 것1/256까지 떨어진다.또, 입도의 작은 크로크게이팅도, 보다 확장되었다고 한다.
이러한 예의 같게, Rev. F는, 종래의 리버젼과 비교하면, 각각에 여러가지 개량이 더해지고 있어 그 때문에 약간 다이가 대형화했다.
무엇보다, 실장 코스트의 낮은 특별도 있다.Pacifica/Presidio에 대해서는, 신명령은 모두 마이크로코드로 하게 되고 있다.그 때문에, on-chip ROM의 다소의 증가나 TLB의 태그의 확장 등, 미니멈의 코스트로 실현되고 있다고 한다.
●전압 타입
ISSCC에서는, 전력 절약 기술에 대해서도, 일부가 밝혀졌다.
AMD는, Rev. F에서는 3 종류의 전압(Vt)이 다른 트랜지스터를 사용하고 있다. 전압이 높은 트랜지스터만큼, 동작은 늦지만 손실 전류가 적다.반대로, 전압이 낮은 트랜지스터는, 고속으로 움직이지만 매우 손실 전류가 많다.전력과 퍼포먼스의 트레이드 오프를 결정하는 것이, 전압이다.그 때문에, CPU 벤더는, 복수의 Vt의 트랜지스터를 조합하고, 소비 전력과 퍼포먼스의 밸런스를 취하는 것이 일반적이다.
Rev. F의 경우,높은 전압 (High Vt),통상 전압(Regular Vt), 매우 낮은 전압(Super Low Vt)의 3 종류의 트랜지스터를 혼재시킨다.2 종류는 아니고 3 종류의 트랜지스터를 혼재시키는 것으로, 보다 효율적으로 전력과 퍼포먼스의 밸런스를 취한다.CPU의 구성 트랜지스터의, 각각의 비율은 이하와 같다.
High Vt 90%
Regular Vt 9%
Super Low Vt 1%
High Vt트랜지스터는, SRAM 셀이나 타이밍 위기가 아닌 패스에 사용한다.Regular Vt는 타이밍 위기 경로에게만 사용한다.Super Low Vt는, 매우 리크 전류가 많기 때문에, 극히 한정된 장소에만 사용한다.
즉, AMD는, 가능한 한 High Vt트랜지스터로 손실 전류를 억제해 위기인 패스도 가능한 한 중간적인 Regular Vt로 해, Super Low Vt의 사용을 최소한으로 했다고 하는 것이다.덧붙여서, AMD는 K8에서는 이전부터 3 타입의 Vt를 구사하고 있다.2004년 8월의 프로세서 컨퍼런스 「Hotchips」에서도, 「Low Power AMD Athlon 64 and AMD Opteron Processors」 중에서 High/Medium/Low의 3 타입의 Vt를 사용하고 있다고 설명하고 있다.다만, 각 Vt의 비율등이 정확하게 밝혀진 것은, 이번이 처음이다.
게다가 AMD는 다른 Vt트랜지스터의 「스왑 리스트(Swap List)」를 CAD 툴로 생성할 수 있도록 했다고 한다.비교적 간단하게, 개개의 트랜지스터의 Vt를 바꿀 수 있도록 하는 것으로, 퍼포먼스와 손실 전류의 재밸런스를 취하는 구조같다.거기에 따르고, 다른 시장에의 적용을 위한 Vt변환이나, 제품의 라이프 타임중에서의 Vt변환이 생기게 되었다고 한다.
이것은, 아마, AMD가 K8계의 파생 칩으로 해서 「Turion 64」를 만들어 나누는 것이 되어 있는 이유의 하나다.AMD 관계자는 Turion 64에서는 프로세스 옵션이 다르다고 설명하고 있었다.손실를 억제하려면 , 당연, 각 Vt의 비율도 데스크탑 칩과는 다를 것이다.간단하게 이Vt트랜지스터를 스왑 할 수 있는 구조를 갖추고 있으면, 파생도 용이하게 될 것이다.
특별의 추가와 함께 물리 설계도 큰폭으로 개량된 Rev. F.AMD는, 이 신K8를 금년중반으로부터 전라인으로 투입해 간다.2007년의 중반까지는, Rev. F의 시대가 된다.
Opteron Model 854 Opteron Model 875 ISSCC (Rev. F) ISSCC (Rev. F)
CPU core 1 2 1 2
Die area 106 mm 194 mm 126 mm 220 mm
L2 cache area 41.4 mm 82.8 mm 38.7 mm 77.4 mm
Transistor Count 120M 233M 129M 243M
Memory Interface 128-bit DDR-400 128-bit DDR-400 128-bit DDR2-800 128-bit DDR2-800
Memory bandwidth 6.4GB/sec 6.4GB/sec 12.8GB/sec 12.8GB/sec
Clock Frequency 2.8GHz 2.2GHz N/A 2.6GHz
Vdd 1.35V 1.35V N/A 1.35V
TDP 95W 95W N/A 95W
원본출처 :
watch
파코즈 하드웨어
|
|
|
|
