|
|
Clovertown으로 쿼드코어로 진입하는 07년 인텔
연방대총통[4군단] 
조회 :
2419 ,
2006/02/21 17:26 |
|
|
|
쿼드코어의 Clovertown가 2007년 제 1/ 4분기에 등장
벌써 Intel이 미국에서 프레스전용으로 발표한 것처럼, 동사는 2007년, IA-32계 DP에, 쿼드코어 CPU의 투입도 시작한다. 제1/ 4분기에는 DP(Dual-Processor) 의 「Clovertown(클로버 타운)」를 릴리스 할 예정이다.
게다가 Intel는 2007년에, DP 만이 아니고 IA-32계의 MP(Multi-Processor) 서버와 고급 지향 데스크탑 PC 전용으로 쿼드코어를 투입할 계획이다.
Pentium Extreme Edition(XE) 클래스의 고급지향 데스크탑 전용의 쿼드코어 CPU 「Kentsfield(켄트필)」도, 예정이라 Clovertown로부터 그렇게 떨어지지 않는시기에 등장한다고 추측된다.
2005년에 듀얼 코어로 급전환 한 Intel는, Clovertown계 CPU의 투입으로, 2007년에는 쿼드코어 시대에 돌입한다. 그러나, 쿼드코어에 알맞을만한 버스 대역을 제공하지 않는채의, 찌그러진 멀티 코어 시프트가 될 것 같다.
CPU 코어와 주변 회로의 설계도, 쿼드코어에 최적화한 형태는 되지 않는다.
듀얼 코어 CPU의 다이(반도체 본체)를 2개, 원 패키지에 집어넣은 솔루션이 된다고 보여진다.
또, IA-32계 DP에의 쿼드코어 투입을 서두른 결과, Intel의 서버&워크스테이션 CPU 로드맵는, DP와 MP(Multi-Processor)로, 아키텍쳐가 갖추어지지 않는 조화가 잘 안된 로드맵이 되어 버리고 있다.
IA-32계 DP이하는 쿼드코어가 등장하는데, IA-32계 MP는 동시기에는 듀얼 코어인 채.
CPU 마이크로 아키텍쳐는, DP가 새로운 Merom 계로 이행하는데, MP는 종래의 NetBurst 아키텍쳐이다.
그 때문에, 꽤 복잡한 로드맵이되어 버리고 있다.
●고르지 않는 Merom 아키텍쳐에의 이행
서버&워크스테이션 CPU 전체를 바라보면, 고르않는 이행 전략이 잘 보인다.
IA-32계 DP서버 CPU에서는, PC를 위한 CPU와 동시기에 신Merom계 마이크로 아키텍쳐의 듀얼 코어 CPU에의 이행이 시작된다. Merom계의 서버판 「Woodcrest(우드 크레 파업)」는, Xeon계 브랜드로 5000 접수대의 Processor Number로 등장한다 .
등장은, 데스크탑의 신아키텍쳐 CPU 「Conroe」와 같을, 2006년 제 3/ 4분기.
최고 클럭은 3 GHz로 Conroe의 2.66 GHz 보다 약간 높다.
이것은 TDP(Thermal Design Power:열설계 소비 전력) 범위가 데스크탑의 Conroe(65W) 보다 Woodcrest(80W)가 높기 때문이다.그리고, Woodcrest의 2 /4분기 후에, 쿼드코어 Clovertown이 등장한다.
상당히 빡빡한 스케줄이다.
그에 대하고, IA-32계 MP에서는 신아키텍쳐에의 이행은 늦어진다.
적어도 2007 신년까지는, Merom계에 대가 바뀜 하지 않는다. 그 대신해, Intel, MP 전용에는, NetBurst(Pentium 4) 아키텍쳐의 개량판 듀얼 코어 「Tulsa(Tulsa)」를 2006년 제 4 4분기에 투입한다.
Tulsa는 16 MB와 대용량의 L3캐쉬를 쌓으면서도, TDP는 종래 Xeon MP레벨에 65 nm프로세스 CPU다.
MP를 위한 CPU가 신아키텍쳐로 이행 하는 것은, 쿼드코어의 「Tigerton(타이거 톤)」가 등장하고 나서가 될 전망이다.
IA-64계는, 2005년중반에 등장할 것이었던 IA-64계 듀얼 코어의 「Montecito(몬테시트)」가 2006년 제 2/ 4분기말에 간신히 「Itanium 2 9 xxx」로서 등장한다.
Montecito가 슬립 한 영향으로, 2006년의 예정이었던 후계의 듀얼 코어 IA-64 「Montvale(몬베이르)」는 2007년이 되어, IA-64 첫 쿼드코어 「Tukwila(탁크위라)」나 오크타코아 「Poulson(포르산)」는 한층 더 그 앞에 늦어지고 있다.
(반도체 본체)를 접합하는 것에 가까운 간단하고 쉬운 설계를 취했다.
또, 65 nm판 Pentium D(Presler:프레슬러)에서는, 싱글 코어의 65 nm판 Pentium 4(CedarMill:삼나무 밀)의 다이(반도체 본체)를 2개 실은, 멀티다이어프로치로 했다.
Presler라면, 신실리콘의 설계는 불필요해서, 최단에 제품화할 수 있다.
다만, Presler와 Smithfield의 어프로치에서는, 캐쉬의 coherency는 버스를 통해서 행할 필요가 있어, 그
것이 퍼포먼스를 하락시킨다..또, 실질적으로 1개의 FSB에 2 프로세서등 내려가는 위상기하학이 되기 위해, FSB의 고속화에 장애가 있다.
90 nm판 듀얼 코어 Xeon(Paxville:팍스 빌딩)에서는 2 코어간의 오프칩의 트랜잭션(transaction)가 없어지기 위해, 퍼포먼스가 오른다.Tulsa에서는, 공유 L3캐쉬에 의해서 분리 캐쉬보다10% 정도의 효율 향상이 전망되고 있다고 한다.
Intel는 MP구성을 위해서는, Paxville와 Tulsa와 같은, 온 다이로 FSB를 통합한 CPU를 필요로 하고 있다.현재의 Intel x86 CPU의 FSB의 전송 레이트에서는, 1 버스에 접속할 수 있는 것은 2 로드, 즉 2개의 CPU까지.Intel의 MP용 칩 세트 「Intel E8500/E8501(Twin Castle:트윈 캐슬)」에서는, 2개의 FSB에 각각 2 CPU/2 로드를 접속하고, 4 CPU 구성을 실현하는 토폴러지가 되고 있다.
Smithfield나 Presler형의 어프로치에서는, 기존의 칩 세트에서는 4 CPU 구성을 취할 수 없다.
분기단위로 성장하는 CPU의 설계 기간
실제로, 어느 정도 개발 기간은 길어지는 것인가.
2005년 8월의 Hotchips 컨퍼런스로의 Intel의 설명에 의하면, Smithfield는 약 9개월로 CPU 개발로서는 지극히 짧은 기간에 완성할 수 있었다고 한다.그리고, 한층 더 간단하고 쉬운 Presler는 Cedar Mill와 동시기에 시장에 나왔다.그에 대하고, 2개의 CPU 코어를 통합해 FSB를 1개에 통합한 Paxville는, Smithfield보다 2 4분기 정도 투입이 늦었다.Tulsa는, 2003년경부터 로드맵에 있어, 65 nm세대의 싱글 코어보다 3/ 4분기늦게 간신히 등장한다. 설계의 복잡도에 따르고, 개발 기간은 4분기단위로 자꾸자꾸 늘어나는 것을 알 수 있다.
Intel는, 다음의 쿼드코어 시프트도 같이 스피드를 우선하고 있다.
그 때문에, 퍼포먼스나 효율보다, “쿼드코어”라고 하는 이름을 우선하고, 보다 간단하고 쉬운 설계를 취할 것이다.Intel가 이만큼 신속히 쿼드코어를 투입할 수 있는 것은, Clovertown계가 설계 변경을 최소에 둔, 즉, 듀얼 다이인 것을 강하게 시사하고 있다.
Conroe로부터 2/ 4분기의 타임러그로 쿼드코어를 투입하기 위해서는, 실리콘을 새롭게 설계하고 있어 아마 늦는기 때문이다.
특히, Merom계는 신마이크로 아키텍쳐이기 위해, 기본 펑션의 검증에 시간이 걸려, 파생 아키텍쳐의 개발과 검증은 아무래도 국면이 어긋나 버린다.검증 기간을 충분히 취하려고 하면, 신실리콘은 어려워진다.
예를 들면, Tulsa에 같게 공유 L3를 갖추어 아비타가 FSB와 2개의 CPU 코어와 L3의 핸들링을 행하는 설계가 되면, 아무래도 1년 이상의 설계 기간이 필요하다.개발 기간을 생각하면, 2007년전반의 Intel의 쿼드코어는, 모두 수고가 걸리지 않는 설계가 될 것이다. 또, 2007년중은, 듀얼 코어로의 Tulsa와 같이, 본격적으로 쿼드코어로 통합한 CPU는 등장하지 않을 것이다.실제, Whitefield가 사라진 지금, 로드맵에 그러한 제품의 계획은 없다.
●MP와 DP로 다른 FSB 요구
Intel의 발표등으로부터도, 설계의 간이화를 도모하는 자세는 방문한다.아래가 2006년 2월에 Intel의 Mooly Eden씨(VP & GM, Mobile Platforms Group, Mobile Technology)가 행한 Webcast의 프레젠테이션이다.프레젠테이션에서는, Merom 세대 CPU 패밀리의 서버 CPU에 대해서는 쿼드코어도 포함해 「와이드 레인지의 L2캐쉬 사이즈」가 되고 있다.이것으로부터, Tigerton는 L3캐쉬도 가지지 않는 것을 알 수 있다. 또, 프레젠테이션의 그림을 보는 한, Tigerton도 2 코어마다 분리된 2개의 L2캐쉬를 가지는 것처럼 보인다.다만, 다이의 그래픽스는 실제의 다이 사진을 반영한 것은 아니라고 쓰여져 있기 때문에, 확실하지 않지만.
무엇보다, Intel가 쿼드코어를 MP에 도입하기 위해서는, Smithfield/Presler형의 듀얼 FSB의 수법을 뽑을 수 없다. FSB를 고속으로 유지한 채로, 1개의 FSB 버스에 2개의 CPU를 접속할 수 없기 때문이다.그 때문에, CPU인가 칩 세트인가, 어느 쪽인가의 실리콘을 바꿀 필요가 있다.
우선, 기존의 칩 세트에 접속한다면, Paxville나 Tulsa와 같이 FSB를 통합할 필요가 있다.
이 케이스에서는, Eden씨의 프레젠테이션을 보는 한, Paxville형의 어프로치라고 추측된다.또, Intel는 칩 세트측을 설계 변경한다고 하는 선택사항도 가지고 있다.4개의 FSB를 갖추는 노스 브릿지 팁은 물리적으로 어렵지만, 2개의 FSB를 갖추는 노드 콘트롤러를 2개 연결한다고 하는 수법을 뽑는 일도 원리적으로는 할 수 있다.
아직 치우침이 큰, Intel의 서버 CPU 로드맵.
Intel의 CPU 전체의 밸런스를 보면, 현재, 서버 CPU는 아키텍쳐적으로 라이벌에 대해서 약하다.라이벌이라고 말하는 것은, AMD 뿐만이 아니라, RISC계 CPU도 포함해로, Intel가 선진 이미지를 유지할 수 없게 되고 있다.
현재 상태로서는, 무적에게 가까운 상태의 모바일 CPU와는 대조적으로, Intel의 CPU 아키텍쳐가 언밸런스하게 되어 있다.
Intel는, 이 왜곡을, 향후 1~2년에 수복해 갈 필요가 있을 듯 하다.
원본출처 :
goto
파코즈 하드웨어
|
|
|
|
