자일링스는 새로운 UltraFast 디자인 기법을 지원하고 강화된 configuration, 플러그-앤-플레이(plug-and-play) IP의 통합과 검증, 부분 재구성(Partial Reconfiguration) 특성을 제공하는 비바도(Vivado) 디자인 수트 2013.3을 발표했다.
비바도 디자인 수트는 자일링스의 올 프로그래머블 디바이스와 상호 최적화되어 있으며, 시스템 레벨 집적 및 구현 에서 발생할 수 있는 생산성 병목현상을 처리할 수 있는 프로그래머블 업계 유일의 경쟁력 있는 SoC(System-on-Chip) 기반 설계를 할 수 있는 디자인 수트다.
빠르고 예측 가능한 설계 소요시간을 위해, 비바도 디자인 수트 2013.3은 UltraFast 디자인 기법의 중요 요소들에 대해 자동화 기능을 기본적으로 제공하고 있으며, DRC(design rule check)로 설계기간 내내 엔지니어들을 지원할 뿐만 아니라 최적의 설계결과를 위한 HDL과 컨스트레인트템플릿(constraints templates)을 제공하고 있다.
2012년에 소개된 자일링스의 플러그-앤-플레이 IP 이니셔티브는 IP-XACT, IEEE P1735 암호화와 AMBA AXI4 인터커넥트 프로토콜 같은 산업 표준들을 활용하여 IP 집적을 가속화하고 있다. 올해 초, 비바도 디자인 수트는 업계 최초로 IPI(IP Integrator)를 통한 플러그-앤-플레이 IP통합 디자인 환경을 제공한 바 있다.
비바도 디자인 수트 2013.3 은 강화된 IP 집적 기능으로 사용 편리성을 크게 개선시켰으며, 230개 이상의 LogiCORE 및 SmartCORE IP 코어를 제공하고 있다. 이 같은 개선 사항은 사용자 설계와 자일링스 IP간의 상호 최적화를 통해 광범위한 시스템 구현을 가능하게 한다.
예를 들어, 디자이너는 Ethernet MAC이나 PCIe 같은 connectivity IP를 이용하여 설계 전체에 걸쳐 클록킹 리소스를 공유할 수 있다. 이 IP의 또 다른 업그레이드 기능은IP 내의 트랜시버 디버그 포트를 손쉽게 톱 레벨(top-level)에서 액세스를 가능하게 해준다.
비바도 로직 애날라이저(Logic Analyzer)의 새로운 기능은 설계자가 runtime으로 AXI 시스템을 완전하게 읽기/쓰기를 할 수 있다. 또한, 진화된 트리거 기능을 이용하여 하드웨어 디버그를 실행하여 복잡한 이벤트를 탐지 및 포획할 수도 있다.
더 나아가 비바도 2013.3은 revision control system을 통해 IP 집적을 용이하게 해주며, 케이던스(Cadence)의 인사이시브 엔터프라이즈 시뮬레이터(Incisive Enterprise simulator)와 시놉시스(Synopsys)의 VCS 시뮬레이터의 검증 흐름과 자동화 되어있다.
비바도 디자인 수트 2013.3은 수 많은 고객들이 ISE 디자인 수트에서 성공적으로 이용한 바 있는 부분 재구성 (Partial Reconfiguration)을 지원하고 있다. 이 기술은 그때 그때 필요한 기능들을 교환 대체하는 설계기법으로 디바이스 리소스 사용을 극대화할 수 있도록 해주며, 이 외에도 전력 소비를 낮추거나, 시스템 정지 없이 현장 업데이트를 가능하게 해준다.
비바도 디자인 수트 2013.3은 www.xilinx.com/download에서 지금 바로 다운로드 가능하다. 자일링스의 온라인 교육에 등록하면 비바도 디자인 수트의 교육 영상을 시청할 수 있으며, UltraFast 디자인 기법과 비바도 디자인 수트 기반 타깃 레퍼런스 디자인(Targeted Reference Designs)을 활용하면 생산성에 더욱 박차를 가할 수 있다.
|
