아난드텍의 필진이 트위터를 통해, 인텔이 7nm 공정 칩의 10nm++ 공정으로의 백포트를 계획하고 있다는 내용을 언급한데 이어, 이와 관련해 보다 자세한 내용이 공개되었다.
반도체 미세 공정 제작의 핵심인 노광장비 회사로 잘 알려진 ASML을 통해 유출된 정보에 따르면, 인텔은 2019년 아이스레이크를 통해 양산이 시작된 10nm 공정 다음으로의 전환을 약 2년마다 계획 중이다. 또한, 신규 공정 개발과는 별도로 기존 공정의 성숙도를 높이는 작업 또한 병행하면서, 신규 공정의 구공정으로의 백포팅 가능성을 열어두는 방향으로 미세공정 전환을 계획 중이다.
인텔의 이러한 전략은 미세공정 발전에 어려움을 겪고 있는 현실과 14nm CPU 공급 이슈를 반영한 것으로 풀이되며, 신규 공정이 충분히 성숙하지 않았을 때 기존 공정의 개선 버전을 활용하거나 개발 중인 신규 공정의 개선점을 구공정의 개선에 도입하는 것을 계획 중인 것으로 볼 수 있다.
단지, 당초 최신 공정 적용을 상정하고 개발된 제품을 구 공정의 최신 개선버전으로 백포트해 생산할 경우 어느 정도의 차이가 발생할지 미지수인데다, 시장에서 두 제품을 어떤 식으로 구분할지는 알려지지 않아 추가적인 정보가 필요하다.
한편, ASML의 정보에는 인텔의 공정 개발 로드맵상 2029년 1.4nm 공정 도입을 계획 중인 것으로 나타났는데, 인텔은 탐스하드웨어를 통해 ASML의 프리젠테이션에 포함된 공정 목표치는 해당 기업이 추가한 임의의 수치로, 공식적으로는 10nm 이후의 미세 공정이 어느 수준이 될지는 공개하지 않았으나, 약 2년 마다 신공정 도입을 계획 중인 것은 사실로 확인되었다. |
