ÀÎÅÚÀº F-ŸÀÏÀÌ Å¾ÀçµÈ ½Å±Ô ÀÎÅÚ ¾ÖÁú·º½º 7 (Intel Agilex 7) FPGA¸¦ Ãâ½ÃÇß´Ù°í 8ÀÏ ¹àÇû´Ù.
ÀÎÅÚÀº ½Å±Ô ÀÎÅÚ ¾ÖÁú·¢½º°¡ ½ÃÁß¿¡¼ °¡Àå ºü¸¥1 Çʵå ÇÁ·Î±×·¡¸Óºí °ÔÀÌÆ® ¾î·¹ÀÌ(FPGA: Field Programmable Gate Array) Æ®·£½Ã¹ö¸¦ ÀåÂøÇϰí, °í°´ÀÌ µ¥ÀÌÅÍ Á᫐ ¼¼»ó¿¡¼ µ¥ÀÌÅÍ ¼¾ÅÍ ¹× °í¼Ó ³×Æ®¿öÅ©¸¦ Æ÷ÇÔÇÏ´Â °¡Àå ´ë¿ªÆø Áý¾àÀûÀÎ ¿µ¿ª¿¡¼ µµÀü°úÁ¦¸¦ ÇØ°áÇÒ ¼ö ÀÖµµ·Ï Áö¿øÇÑ´Ù°í ¹àÇû´Ù. F-ŸÀÏÀ» ÀåÂøÇÑ ½ÅÁ¦Ç°ÀÎ ÀÎÅÚ ¾ÖÁú·¢½º 7 FPGA´Â ÀÓº£µðµå, ³×Æ®¿öÅ·, Ŭ¶ó¿ìµå °í°´À» ¿°µÎ¿¡ µÎ°í °³¹ßµÆÀ¸¸ç, ¾÷°è¸¦ ¼±µµÇÒ Æ®·£½Ã¹ö ¼º´ÉÀ» °®Ãá À¯¿¬ÇÑ Çϵå¿þ¾î ¼Ö·ç¼ÇÀ» Á¦°øÇÑ´Ù. ´õºÒ¾î, ÃÖ´ë 116Gbps ¼Óµµ¿Í °ÈµÈ 400Gbps ÀÌ´õ³Ý(GbE) ÁöÀû Àç»ê±Ç(IP)À» Á¦°øÇÑ´Ù.
³×Æ®¿öÅ© »ç¾÷ÀÚ, Ŭ¶ó¿ìµå Á¦°ø¾÷ü ¹× ¿£ÅÍÇÁ¶óÀÌÁî Á¶Á÷Àº Áõ°¡ÇÏ´Â ´ë¿ªÆø ¿ä±¸»çÇ×À» ÇØ°áÇØ¾ß Çϸç, ºñ¿ë È¿À²ÀûÀ̰í À¯¿¬ÇÑ Çϵå¿þ¾î ¼Ö·ç¼ÇÀ» ¸ð»öÇϰí ÀÖ´Ù. F-ŸÀÏÀÌ Å¾ÀçµÈ ÀÎÅÚ ¾ÖÁú·º½º 7Àº ÀÌ·¯ÇÑ ¿ä±¸»çÇ×À» ÃæÁ·Çϸç, ³×Æ®¿öÅ·, Ŭ¶ó¿ìµå ȤÀº ÀÓº£µðµå ¾ÖÇø®ÄÉÀ̼Ç, ÀÎÇÁ¶ó ó¸®ÀåÄ¡(IPU)¿Í °°Àº ´ë¿ªÆø Áý¾àÀû ¾ÖÇø®ÄÉÀÌ¼Ç ±×¸®°í ÄÄÇ»ÆÃ Áý¾àÀû ¾ÖÇø®ÄÉÀ̼ÇÀ» Áö¿øÇÑ´Ù. ´õºÒ¾î, ÀÌÀü ¼¼´ë ÀÎÅÚ FPGA ´ëºñ ä³Î´ç ´ë¿ªÆøÀ» µÎ ¹è·Î È®´ëÇÔ°ú µ¿½Ã¿¡ »ç¿ë Àü·ÂÀ» ÁÙÀ̰í, ¾ö°ÝÇÑ ÆûÆÑÅÍ Á¦ÇÑÀ» À¯ÁöÇÏ¸é¼ ´õ ³ôÀº µ¥ÀÌÅÍ Æ®·¡ÇÈÀ» Á¦°øÇÑ´Ù.
ÀÎÅÚ 10nm ½´ÆÛÇÉ(SuperFin) °øÁ¤ ±â¼ú¿¡ ±â¹ÝÇÑ F-ŸÀÏ Å¾Àç ÀÎÅÚ ¾ÖÁú·º½º 7Àº °í°´ÀÌ Æ¯Á¤ ¿ä±¸»çÇ׿¡ ÀûÇÕÇÑ ¸ÂÃãÇü Ĩ ¼³°è¸¦ Á¦ÀÛÇÒ ¼ö ÀÖ´Â À¯¿¬¼ºÀ» Á¦°øÇÑ´Ù. ÀÎÅÚÀº ´õ ºü¸¥ µ¥ÀÌÅÍ ¼Óµµ¿Í °áÇÕµÈ ¸ÖƼ ÇÁ·ÎÅäÄÝ ±â´É ¹× Áö¿øÀ» ÅëÇØ °í°´ÀÌ ½Ì±Û µð¹ÙÀ̽º¿¡¼ »õ·Î¿î ¿¬°á ÅäÆú·ÎÁö¸¦ ½ÇÇöÇϵµ·Ï Áö¿øÇÑ´Ù. ¿¹¸¦ µé¸é, F-ŸÀÏ Å¾Àç ÀÎÅÚ ¾ÖÁú·º½º 7Àº °í¼Ó ±¤´ë¿ª ¾ÖÇø®ÄÉÀ̼ÇÀ» À§ÇÑ 25/50G ÆÐ½Ãºê ±¤ ³×Æ®¿öÅ© ¶Ç´Â HDMI ¹× SDI¿Í °°Àº ¹æ¼Û Ç¥Áذú °°Àº ¾ÖÇø®ÄÉÀÌ¼Ç »Ó ¾Æ´Ï¶ó, 400Gbps¿¡¼ ÃÖ´ë 1.6Tbps ±¤ ³×Æ®¿öÅ· ¾ÖÇø®ÄÉÀ̼ǵµ Áö¿øÇÑ´Ù.
ÀÎÅÚÀº ÀÎÅÚ ¾ÖÁú·º½º 7À» ¹ÙÅÁÀ¸·Î ±¤ ³×Æ®¿öÅ·, µ¥ÀÌÅÍ ¼¾ÅÍ, ¹æ¼Û ½ºÆ©µð¿À, ÀÇ·á Å×½ºÆ® ½Ã¼³, 5G ³×Æ®¿öÅ© µî ´Ù¾çÇÑ ½ÃÀå¿¡¼ FPGA°¡ Àû¿ëµÉ ¼ö ÀÖµµ·Ï Áö¼ÓÀûÀ¸·Î ÃÖÀûÈÇϰí ÀÖ´Ù.
|