AMD´Â ÀÚ»çÀÇ ±¤¹üÀ§ÇÑ ºñ¿ë ÃÖÀûÈ FPGA ¹× ÀûÀÀÇü SoC Æ÷Æ®Æú¸®¿À¿¡ ÃֽŠAMD ½ºÆĸ£Åº ¿ïÆ®¶ó½ºÄÉÀÏ+(Spartan™ UltraScale+™) Á¦Ç°±ºÀ» Ãß°¡Çß´Ù°í ¹ßÇ¥Çß´Ù. ½ºÆĸ£Åº ¿ïÆ®¶ó½ºÄÉÀÏ+ µð¹ÙÀ̽º´Â ´Ù¾çÇÑ I/O Áý¾àÀû ¿§Áö ¾ÖÇø®ÄÉÀ̼ÇÀ» À§ÇØ ³ôÀº ºñ¿ë ¹× Àü·Â È¿À²¼ºÀ» Á¦°øÇÑ´Ù. 28nm ¹Ì¸¸ °øÁ¤ ±â¼ú·Î ±¸ÇöµÈ FPGA Áß ·ÎÁ÷ ¼¿ ´ëºñ ¾÷°è¿¡¼ °¡Àå ¸¹Àº I/O¸¦ °®Ãß°í ÀÖÀ¸¸ç, ÀÌÀü ¼¼´ë¿¡ ºñÇØ Àü·Â¼Ò¸ð¸¦ ÃÖ´ë 30%±îÁö Àý°¨ÇÏ´Â °ÍÀº ¹°·Ð, AMD ºñ¿ë ÃÖÀûÈ Æ÷Æ®Æú¸®¿À Áß °¡Àå °·ÂÇÑ º¸¾È ±â´ÉÀ» Á¦°øÇÑ´Ù.
AMD ÀûÀÀÇü ¹× ÀÓº£µðµå ÄÄÇ»Æà ±×·ì ºÎ»çÀåÀÎ Ä¿Å© »ç¹Ý(Kirk Saban)Àº “½ºÆĸ£Åº FPGA Á¦Ç°±ºÀº »ý¸íÀ» ±¸ÇÏ´Â ÀÚµ¿ Á¦¼¼µ¿±â¿¡¼ Àηù Áö½ÄÀÇ ÇѰ踦 ³ÐÈ÷´Â CERN ÀÔÀÚ °¡¼Ó±â¿¡ À̸£±â±îÁö Áö³ 25³â ÀÌ»ó ÀηùÀÇ ¹ßÀü¿¡ ±â¿©ÇØ ¿Ô´Ù.”¸ç, “°ËÁõµÈ 16nm ±â¼úÀ» ±â¹ÝÀ¸·Î ÇÏ´Â ½ºÆĸ£Åº ¿ïÆ®¶ó½ºÄÉÀÏ+ Á¦Ç°±ºÀº ÃֽŠ±â´É°ú °øÅëÀÇ ¼³°è Åø ¹× ±ä Á¦Ç° ¼ö¸íÁֱ⸦ ÅëÇØ ¾÷°è ¼±µµÀûÀÎ FPGA Æ÷Æ®Æú¸®¿À¸¦ ´õ¿í °ÈÇÏ´Â °ÍÀº ¹°·Ð, °í°´ÀÌ ºñ¿ë ÃÖÀûÈµÈ Á¦Ç°À» È°¿ëÇÒ ¼ö ÀÖµµ·Ï Áö¿øÇÑ´Ù.”°í ¹àÇû´Ù.
AMD ½ºÆĸ£Åº ¿ïÆ®¶ó½ºÄÉÀÏ+
À¯¿¬ÇÑ I/O ÀÎÅÍÆäÀ̽º ¹× Àü·Â È¿À²ÀûÀÎ ÄÄÇ»ÆÃ
¿§Áö ¾ÖÇø®ÄÉÀ̼ǿ¡ ÃÖÀûÈµÈ ½ºÆĸ£Åº ¿ïÆ®¶ó½ºÄÉÀÏ+ FPGA´Â ¸¹Àº ¼öÀÇ I/O¿Í À¯¿¬ÇÑ ÀÎÅÍÆäÀ̽º¸¦ °®Ãß°í ÀÖ¾î ¿©·¯ µð¹ÙÀ̽º ¶Ç´Â ½Ã½ºÅÛ°ú FPGA¸¦ ¿øÈ°ÇÏ°Ô ÅëÇÕÇÏ°í, È¿À²ÀûÀÎ ÀÎÅÍÆäÀ̽º¸¦ ±¸ÃàÇÔÀ¸·Î½á Æø¹ßÀûÀ¸·Î Áõ°¡ÇÏ´Â ¼¾¼ ¹× Ä¿³ØƼµå ±â±â¸¦ Áö¿øÇÑ´Ù.
ÀÌ Á¦Ç°±ºÀº28nm ¹Ì¸¸ °øÁ¤ ±â¼ú·Î ±¸ÇöµÈ FGPA Áß ·ÎÁ÷ ¼¿ ´ëºñ ¾÷°è¿¡¼ °¡Àå ¸¹Àº ¼öÀÇ I/O¸¦ Á¦°øÇÑ´Ù. ÃÖ´ë 572°³ÀÇ I/O¿Í ÃÖ´ë 3.3V Àü¾ÐÀ» Áö¿øÇÔÀ¸·Î½á ¿§Áö ¼¾½Ì ¹× Á¦¾î ¾ÖÇø®ÄÉÀ̼ǿ¡¼ ¸ðµç ¿¬°áÀ» ó¸®ÇÒ ¼ö ÀÖ´Ù. °ËÁõµÈ 16nm Æк긯°ú ÃʼÒÇü DzÇÁ¸°Æ®·Î ³ôÀº I/O¹Ðµµ¸¦ °®Ãß°í ÀÖÀ¸¸ç, 10x10mmÀÇ ¼ÒÇü ÆÐÅ°Áö¸¦ ºñ·ÔÇØ ´Ù¾çÇÑ ÇüÅ·ΠÁ¦°øµÈ´Ù. ¶ÇÇÑ ±¤¹üÀ§ÇÑ AMD FPGA Æ÷Æ®Æú¸®¿À¸¦ ÅëÇØ ºñ¿ë ÃÖÀûÈ FPGA¿¡¼ Áß°£±Þ ¹× ÃÖ°í±Þ »ç¾çÀÇ Á¦Ç°¿¡ À̸£±â±îÁö ¿øÈ°ÇÏ°Ô È®Àå °¡´ÉÇÏ´Ù.
½ºÆĸ£Åº ¿ïÆ®¶ó½ºÄÉÀÏ+ Á¦Ç°±ºÀº 16nm ÇÉÆê(FinFET) ±â¼ú ¹× Çϵå¿þ¾î ŸÀÔÀÇ ³»ºÎ Ä¿³ØƼºñƼ¸¦ ÅëÇØ 28nm ¾Æƽ½º 7(Artix™ 7) Á¦Ç°±º ´ëºñ Àü·Â¼Ò¸ð¸¦ ÃÖ´ë 30%±îÁö Àý°¨ÇÑ´Ù. ÀÌ Á¦Ç°Àº Çϵå¿þ¾î ŸÀÔÀÇ LPDDR5 ¸Þ¸ð¸® ÄÁÆ®·Ñ·¯¿Í PCIe® Gen4 x8À» Áö¿øÇÏ´Â ÃÖÃÊÀÇ AMD ¿ïÆ®¶ó½ºÄÉÀÏ+ FPGA·Î, Àü·Â È¿À²¼º°ú ¹Ì·¡ ÁöÇâÀû ±â´ÉÀ» ¸ðµÎ °®Ãß°í ÀÖ´Ù.
ÃÖ÷´Ü º¸¾È ±â´É
½ºÆĸ£Åº ¿ïÆ®¶ó½ºÄÉÀÏ+ FPGA´Â AMD ºñ¿ë ÃÖÀûÈ FPGA Æ÷Æ®Æú¸®¿À Áß °¡Àå ¶Ù¾î³ ÃÖ÷´Ü º¸¾È ±â´ÉÀ» Á¦°øÇÑ´Ù.
• IP º¸È£: NIST ½ÂÀÎ ¾Ë°í¸®ÁòÀ» ÀÌ¿ëÇÑ ¾çÀÚ ³»¼º ¾ÏÈ£(PQC: Post-Quantum Cryptography)¸¦ Áö¿øÇÏ¿© ÁøÈÇÏ´Â »çÀ̹ö °ø°Ý ¹× À§Çù¿¡ ´ëÇÑ ÃÖ÷´Ü IP º¸È£ ±â´ÉÀ» Á¦°øÇÑ´Ù. ¶ÇÇÑ PUF(Physical Unclonable Function)¸¦ ÅëÇØ °¢ µð¹ÙÀ̽º¿¡ º¹Á¦ ºÒ°¡´ÉÇÑ °íÀ¯ÀÇ º¸¾ÈÅ°(Áö¹®)¸¦ Á¦°øÇÑ´Ù.
• º¯Á¶ ¹æÁö: ³ëÈÄÇϰųª ¼Õ»óµÈ º¸¾ÈÅ°¸¦ °ü¸®ÇÒ ¼ö ÀÖ´Â PPK/SPK Å°°¡ Áö¿øÇϸç, Â÷µ¿ Àü·Â ºÐ¼®À¸·Î »çÀ̵å ä³Î °ø°ÝÀ» ¹æ¾îÇÒ ¼ö ÀÖ´Ù. ¶ÇÇÑ ÀÌ µð¹ÙÀ̽ºµéÀº ¿µ±¸ÀûÀÎ º¯Á¶ Æä³ÎƼ¸¦ Æ÷ÇÔÇÏ°í ÀÖ¾î Ãß°¡ÀûÀÎ ¿À¿ëÀ» ¹æÁöÇÑ´Ù.
• µ¿À۽𣠱شëÈ: Çâ»óµÈ SEU(Single-Event Upset) ¼º´ÉÀº ½Å¼ÓÇÏ°í, ¾ÈÀüÇÏ°Ô ±¸¼ºµÇ¾î °í°´ÀÇ ½Å·Ú¼ºÀ» ³ôÀÏ ¼ö ÀÖµµ·Ï Áö¿øÇÑ´Ù.
AMDÀÇ ¸ðµç FPGA ¹× ÀûÀÀÇü SoC Æ÷Æ®Æú¸®¿À´Â AMD ºñ¹Ùµµ(Vivado™) µðÀÚÀÎ ½ºÀ§Æ®¿Í ¹ÙÀÌƼ½º(Vitis™) ÅëÇÕ ¼ÒÇÁÆ®¿þ¾î Ç÷§ÆûÀ» ÅëÇØ Áö¿øµÈ´Ù. µû¶ó¼ Çϵå¿þ¾î ¹× ¼ÒÇÁÆ®¿þ¾î ¼³°èÀÚµéÀº ¼³°èºÎÅÍ °ËÁõ±îÁö ¸ðµÎ ´ÜÀÏ µðÀÚÀΠȯ°æ¿¡¼ ÀÌ·¯ÇÑ Åø°ú IP¸¦ È°¿ëÇÏ¿© »ý»ê¼ºÀ» ³ôÀÏ ¼ö ÀÖ´Ù.
AMD ½ºÆĸ£Åº ¿ïÆ®¶ó½ºÄÉÀÏ+ FPGA Á¦Ç°±ºÀÇ »ùÇà ¹× Æò°¡ Å°Æ®´Â 2025³â »ó¹Ý±â¿¡ Á¦°øµÉ ¿¹Á¤ÀÌ´Ù. °ü·Ã ¹®¼´Â ÇöÀç ¿¶÷ °¡´ÉÇϸç, ÅøÀº 2024³â 4ºÐ±âºÎÅÍ AMD ºñ¹Ùµµ µðÀÚÀÎ ½ºÀ§Æ®¸¦ ÅëÇØ Áö¿øµÈ´Ù.
|