인텔의 시니어 펠로우 겸 최고기술책임자(CTO)인 저스틴 래트너(Justin Rattner)는 오늘 인텔 개발자 회의에서 향후 다음 세대에는 백 만개 이상의 서버를 가진 메가급의 데이터 센터로 운영되는 온라인 소프트웨어 서비스를 통해 사람들이 실제와 같이 생생한 게임을 즐기거나 실시간 동영상을 시청하고 멀티미디어 데이터 마이닝을 할 수 있는 등 어떠한 종류의 고성능 기기라도 개인 데이터와 다양한 종류의 미디어 및 애플리케이션을 접속할 수 있을 것이라며, 이런 새로운 사용 방법은 1 테라플롭스(teraFLOPs, 1테라플롭스는 초당 1조 번의 부동 소수점 연산 능력) 성능과 테라바이트급의 대역폭을 제공해야 하기 때문에 업계에 큰 해결 과제로 남게 될 것이라고 인텔 개발자 포럼, IDF에서 밝혔다.
메가급 데이터 센터의 증가 및 고성능 개인용 기기에서 요구되는 사항들에 대하여 뛰어난 보안성과 에너지 효율성을 제공해야 할 뿐만 아니라, 다수의 코어 프로세서에서 시스템의 초고속 통신 등 모든 방면에서 혁신적인 변화를 필요로 하게 될 것이다” 며 "이러한 과제를 해결하게 되면 개발자 및 설계자에게 새로운 기회와 함께 시장을 창출하고 모든 컴퓨팅 기기에 우수한 성능을 제공하게 될 것이다'고 말했다.
테라급 실험적 프로토타입 프로세서
저스틴 래트너는 세 가지 실리콘 발전의 중요성에 대해 발표했다. 그는 인텔의 테라급 연구 프로토타입 실리콘의 세부 사항을 처음으로 공개하면서 전세계 최초로 프로그래밍이 가능한 테라플롭 프로세서를 소개했다. 80개의 코어를 하나의 다이에 내장하고 3.1GHz에서 동작하는 이 실험적 프로세서로 코어간 또는 코어와 메모리간 테라바이트의 데이터를 더 빠르게 이동할 수 있도록 상호연결 방법을 테스트할 수 있다.
저스틴 래트너는 "데이터를 빛으로 바꾸는 광 실리콘(silicon photonics) 기술의 최근 성과를 토대로 금번 실험적인 프로세서는 테라옵스(teraOPS)의 성능 및 초당 테라바이트의 메모리 대역폭, 초당 테라비트의 입출력 성능 등 테라급 컴퓨팅에서 필요한 세 가지 주요 요구 사항을 달성하게 되었다."며 "이들 기술이 적용된 애플리케이션은 개발까지 몇 년 정도 걸리겠지만 테라급 성능을 PC와 서버에 제공 가능하게 한 첫 걸음이라는 점에서 시사하는 의미가 크다."고 말했다.
수십억 개의 트랜지스터가 독특하게 배열되어 있는 현재의 칩 디자인과 달리, 이 실험적인 프로세서의 디자인은 8x10 블록 배열에 정리된 80개의 타일(tile)로 구성된다. 각 타일은 부동소수점 데이터를 처리하기 위한 간단한 명령 셋과 함께 작은 코어나 컴퓨터 요소를 내장하고 있으나, 인텔 아키텍처와는 호환성을 갖지 않는다. 또한 이 타일은 모든 코어를 연결하고 메모리에 접속시켜주는 온-칩 네트워크에 코어를 연결하는 라우터를 내장하고 있다.
두 번째 큰 혁신은 프로세서 다이에 결합되어 쌓여있는 20메가바이트 SRAM 메모리 칩이다. 다이에 결합되어 쌓음으로써 수 천 개의 상호연결을 가능케 하고 메모리와 코어간 초당 1 테라바이트 이상의 대역폭을 제공하게 된다.
인텔은 향후 전세계 사람들이 이런 기술이 적용된 더욱 우수하고 뛰어난 제품을 실생활에서 사용할 수 있도록 주요 OEM, ISV(독립 소프트웨어 벤더, Independent Software Vendors) 및 개발자를 포함한 산업 전반과 긴밀히 공조하여 테라급 컴퓨팅 비전을 현실화 시키기 위해 노력할 것이다. 테라급 컴퓨팅 연구에 대한 자세한 정보는 www.intel.com/go/terascale에서 확인할 수 있다.
|
