AMD와 IBM이 12일(미국시간)자로 45nm 제조 공정 기술을 발표했다.
AMD와 IBM은 12일에 개최된 IEDM(International Electron Device Meeting)에서 45nm 마이크로프로세서 제조 공정에 적용하게 될 기술들에 대해 발표했는데, 양사는 이번 발표에서 이머션 리소그래피 (immersion lithography)와 울트라-로우-K 인터커넥트 절연체(ultra-low-K interconnect dielectrics) 및 최신 다중 트랜지스터 스트레인 기술 등 45nm 제조 공정 기술에 적용될 새로운 기술들을 상세히 소개했으며, 이 기술을 적용한 첫번째 45nm 제품이 2008년 중순경에 등장할 것이라고 밝혔다.
현재의 공정 기술은 전통적인 리소그래피를 사용함으로써 65nm 제조 공정 이후의 마이크로프로세서 설계 방식을 정립하는데 있어 많은 제약을 가지고 있었다. 반면, 이머션 리소그래피는 스텝앤드리핏(step & repeat) 리소그래피 시스템의 투사 렌즈와 수백 개의 마이크로프로세서를 포함하는 웨이퍼 사이의 공간에 투명한 액체를 채워 넣게 된다. 이를 통해 초점심도를 높이고 이미지 충실도 (image fidelity)를 향상시켜 칩 단계에서의 성능 및 제조공정 효율성을 향상시킬 수 있게 해준다.
또한 인터커넥트 전기 용량 및 배선 지연을 감소시켜주는 침투성 울트라-로우-K 절연체의 사용을 통해 마이크로프로세서 성능을 한층 개선하고, 전력 낭비를 낮추는 데 있어 중요한 발전을 이룰 수 있게 됐다. 이러한 기술적인 발전은 기계장치의 강점은 그대로 유지하면서 인터커넥트 절연체의 절연체 불변량은 감소시켜주는 업계 최상의 울트라-로우-K 공정 통합을 통해 가능해졌다. 울트라-로우-K 인터커넥트 절연체의 도입은 배선 관련 지연에 있어 기존의 로우-K 절연체와 비교해 15%의 감소효과를 제공해준다.
한편, AMD 및 IBM의 트랜지스터 스트레인 기술의 지속적인 발전에 힘입어 트랜지스터의 지속적인 성능 향상은 물론 45nm 제조공정 기술로 전환하는 데 있어 업계에 널리 퍼져있는 구조상 확장(geometry-related scaling) 문제를 극복하는 것이 가능해졌다. 45nm 공정 트랜지스터의 증가된 패킹 집적도에도 불구하고, AMD와 IBM은 p-채널 트랜지스터 드라이브 전력 및 n-채널 트랜지스터 드라이브 전력이 자연상태의 트랜지스터에 비해 각각 80%와 24%씩 증가함을 입증해냈다. 이는 45nm 공정 기술 상에서 현재까지 보고된 CMOS 성능과 관련해 최고치를 기록한 성과이다.
IBM과 AMD는 지난 2003년 1월 이래로 차세대 반도체 제조공정 기술의 개발과 관련하여 협업을 진행해오고 있다. 2005년 11월 양사는 32nm및 22nm 공정 기술 개발을 위해 2011년까지 상호 협력을 연장한다고 발표한 바 있다.
|
