AMD의 앞으로 나올 K10 아키텍처에 대한 정보가 dailytech를 통해 소개되었다.
AMD의 네이티브 쿼드 코어 디자인을 가질 새로운 CPU는 K8L 아키텍처로 알려져 왔지만, 최근 다시 K10 아키텍처로 불리고 있다.
K10 코어에는 기존 AMD Athlon64 시리즈 CPU들처럼 메모리 컨트롤러가 내장되는데 이를 기존처럼 Integrated Memory Controller (IMC)라 부른다. 하지만, K10 코어에 사용될 IMC는 기존과는 다른데 다수의 메모리 모듈을 장착했을 때 적합한 BIOS의 실행과 메인보드 라우팅에 의해 IMC는 메모리를 64bit 채널로 인식한다. (ECC는 72bit) 이를 통해 쿼드 코어 환경에서 발생하는 불규칙한 액세스 패턴의 효율을 증가시키고 읽기와 쓰기 데이터를 동시에 가능하게 해준다. 이 기능은 AM2+와 F+를 지원하는 보드들에서 사용 가능하다. 기존 AM2나 F 보드들은 128bit 듀얼 채널 모드만 가능하다.
또한, IMC는 CPU 코어와 독립적으로 동작되고 이를 통해 메모리의 클럭과 전압을 감소시킨다. 이는 CPU 오버클럭킹시 메모리 클럭을 조절하지 않고 오버클럭킹이 가능해지는 것을 의미한다. 이것은 하이엔드 유저들에게 어필할 수 있을 것으로 보며, 이 기능 역시 Socket AM2+와 F+ 플랫폼에서 가능하다.
AMD의 Giuseppe Amato는 K10 쿼드 코어 디자인의 장점은 커뮤니 케이션의 중추를 담당하는 내부 크로스바 스위치에도 있다고 강조하고 있다. 인텔의 현재 쿼드 코어는 FSB를 통해 데이터의 교환을 하고 있지만, AMD는 다이 내부에서 CPU 커뮤니케이션이 가능하다. K10 코어의 크로스바 스위치는 이미 8 코어 CPU들에의 사용을 위해 준비중이며, 8코어가 머지 않은 미래에 등장할 것이라고 한다.
또, K10은 각각의 코어마다 L1과 L2 캐쉬를 비롯하여 이들 코어들이 공유하는 L3 캐쉬를 갖는다. L1 데이터 요구가 들어오면 직접 로드되며, 다른 코어의 L1 캐쉬에 데이터가 동작중이면, 크로스바 스위치를 통해 커뮤니케이션을 한다. L2 캐쉬에 데이터 요청이 들어오면 L1 캐쉬에 데이터가 있다면 이를 읽고 L2 캐쉬는 사용되지 않는다. 하지만, L3 캐쉬는 독립되어 있고 만약 코어의 로드 데이터를 공유하게 만들면 L3 캐쉬를 다른 코어 역시 불러올 수 있다.
K10은 CPU 코어마다 독립적인 클럭 적용이 가능하다. 기존 K8 프로세서는 모든 코어 클럭이 동시에 동작한다. 즉, P-state는 동시에 바뀐다. 싱글 스레드 프로세스가 발생했을 경우 모든 코어는 고레벨 P-state로 동작한다. 그러나, K10 기반 CPU들은 idle 코어는 낮은 P-state를 갖고 다른 코어는 다른 P-state를 갖는다. 이는 각각의 코어에 적용되는 부하에 달려있다. 이 기능은 오버클럭커들이 오버클럭시 하나의 코어에 조건을 지정할 수 있게 되어 유연한 오버클럭이 가능하게 된다.
Amato는 AMD는 오버클럭킹을 보증하지 않으나 그것에 흥미있는 사람들이 있다는 것을 알고 있지만, AMD는 PLL 프로그래밍 밖의 스펙은 보증을 해주지 않는다. 하지만, 이의 방지를 위해 새로운 코어들은 새로운 온도 센서로 과열 방지 기능을 향상시켰다.
Amato는 발표를 마치며 Shanghai는 Barcelona를 이어 2008년 서버 시장에 성공적으로 진입할 것을 자신하며, Shanghai는 쿼드 코어 아키텍처를 향상시킬 것이라고 언급하고 있다.
한편, Shanghai는 Socket F 플랫폼과 호환성을 제공하며, 45nm 공정의 쿼드 코어와 L3 6MB를 제공할 것으로 알려지고 있다. |
