AMD와 HP는 PCI-Express 3.0 규격의 성능 등을 향상시킬 수 있는 2가지 기술을 추가로 소개했다는 소식이 eetimes에 올라왔다.
AMD와 HP가 PCI-Express 3.0에 추가로 제기한 2가지 기술은 회로 구성에서의 비용절감과 다중 프로토콜 지원, 그리고 CPU의 부하를 줄일 수 있도록 해주는 기능들로 알려지고 있다.
제기된 기술은 독립적으로 각각 동작하며, 그래픽 어플리케이션을 포함하고 있다. 두가지 기술은 고속의 I/O와 임베디드 시스템을 위해 각각 사용되며, 두 기술 모두 일부 실리콘과 소프트웨어의 변경이 필요한 것으로 소개되었다.
첫 번째 기술은 프로토콜 멀티 플렉싱으로 칩 등을 7가지의 서로 다른 프로토콜 상황에서 동작상태를 유연하게 변경할 수 있게된다. 이를 바탕으로 프로세서와 QPI (QuickPath interconnect)나 HyperTransport 버스에 칩이나 GPU 간을 연결하여 사용할 수 있게 된다. 제조사들은 이를 이용하여 더 적은 핀을 사용할 수 있게 되어 비용절감 및 장치들을 보다 융통성있게 만들 수 있을 것으로 예상된다.
두 번째 기술은 Lightweight Notification으로 주프로세서의 인터럽트 없이 PCI-E 연결을 이용하는 코프로세서와 병렬 연결된 칩들이 시스템 메모리를 이용하여 상호통신 할 수 있는 기술이다. 이더넷 스위치보드가 데이터 패킷의 인크립트와 디크립트 명령을 주프로세서를 거치지 않고 처리할 수 있는 것이 한 예이다.
PCI-Express 3.0은 PCI-Express 1.0과 2.0에 하위 호환성을 제공하며, 전송속도는 최대 32GB/s로 향상될 것으로 알려지고 있다.
PCI-Express 기술의 표준 등을 제정하는 PCI SIG는 2010년 6-7월 사이 열릴 것으로 알려진 컨퍼런스를 통해 PCI-Express 3.0 스펙을 공개할 것으로 알려지고 있다.
AMD와 HP가 제시한 2가지 기술이 PCI-Express 3.0 공식 스펙에 포함될지는 아직 확실하게 알려지고 있지 않으며, 이들이 제시한 확장 기술은 PCI-E 1.0/ 2.0 표준인 2.5GHz (2.5GT/s)/ 5GHz (5GT/s)와 8GHz (8GT/s) 동작 주파수에서도 사용될 수 있을 것으로 알려지고 있다. |
