|
지금까지의 nForce제품군은
그래픽코어를 내장한 IGP(integrated graphics processor)와 SPP(system platform
processor)와 MCP(media and communications processors)의 두가지 조합으로 메인보드를 구성하게
되었는데 AThlon64프로세서가 등장하면서 SPP나 IGP에 포함되어 있던 메모리 컨트롤러부분을 프로세서안에 포함하게 되어 버려 기존
nForce제품군에서 구성되던 SPP나 IGP의 기능중 메모리컨트롤부를 제거할수밖에 없게되었다.
따라서 이전과 같이 SPP와
IGP 그리고 MCP라는 노스브릿지와 사우스브릿지형식의 조합 및 구성을 채택한다는 것은 어찌보면 비효율적이게 되었는데 이로인해
nForce3칩셋은 이전의 프로세서용 칩셋에서 가끔 등장했던 노스브릿지와 사우스 브릿지가 통합된 단일칩형태의 칩셋으로 개발되었다.
다만.. nVIDIA의
경쟁사인 VIA, SiS, ALI등은 nVIDIA와 달리 두 개의 구분으로 나누어진 이전과 같은 형식의 칩셋으로 AThlon64용 칩셋을
개발하였는데 단일칩형태의 성능과 두 개로 분리된 형태의 확장성을 선택하는 기점에서 nVIDIA을 제외한 나머지 개발사는 모두 확장성을
선택하였기에 nVIDIA만이 단일칩형태로 개발된 것이라고 할 수 있다.
 단일칩형태는
이미 몇몇 제조사의 제품이 등장했었는데 이번 nForce3가 단일칩형태로 등장할 수 있었던 주된 이유는 AThlon64에 포함되어 버린
메모리 컨트롤러 때문으로 이전까지 SPP나 IGP등의 노스브릿지에 해당되는 칩셋에 메모리 컨트롤러가 포함되어 있었기에 사우스브릿지까지
하나로 묶어 단일칩형태로 개발한다는 것은 그 크기또한 무시할 수 없고 그로인해 몇몇 기능을 제거해야하는 부담도 생겨 다양한 부가기능까지
제공한다는 것이 쉽지는 않았기 때문이다.
하지만 AThlon64의 경우
메모리 컨트롤러를 CPU에 포함하고 있기에 노스브릿지가 담당하고 있던 실질적인 기능을 프로세서가 담당하고 있기에 이전까지 분리시켰던
두가지 칩을 하나의 단일칩으로 구성하기 쉬워졌으며 가격적인면까지 생각한다면 한 개의 칩셋만으로 메인보드를 완성하는 것이 더 우위에 있을
수 있고 두 개의 브릿지로 나누어져 나타나게된 각종 레이턴시 및 버스 대역폭문제등을 해결하여 성능상 우위를 점할수도 있기에 단일칩으로
개발하는 것이 성능과 가격을 잡는 최적의 선택이었을 것이다.
그러나 nVIDIA가
단일칩으로 개발했던 것과 달리 왜 다른 경쟁사는 기존과 같은 두 개의 브릿지형식으로 칩셋을 개발하였을까?.
이에 대한 답은 성능 그리고
가격이라는 좋은 점이 눈앞에 보이지만 기존에 이미 완성해놓은 칩셋의 사용에 대한 부분도 있으며 전체적인 확장성에 문제가 있기 때문인데
지금까지 대부분의 제조사들이 그렇듯 사우스 브릿지의 경우 노스 브릿지가 더 신형칩셋으로 출시된다고 하더라도 사우스브릿지는 기존 칩셋과
호환이 가능하게 되어 두가지 칩셋을 병행해서 개발해 나갈 수 있었음으로 이미 SerialATA와 SerialATA RAID를 지원하는
사우스 브릿지를 개발해 놓고 있는 VIA나 SIS는 AThlon64용 칩셋을 개발하더라도 nVIDIA와 같이 단일칩형태로 개발할 필요가
없었던 것이다.
 
[ SiS, VIA, ALi
모두 기존과 같은 방식을 고수하고 있다.]
그리고 그동안
AThlon64의 문제점으로 지적되어 온 메모리 공유아키텍쳐를 통한 그래픽코어 내장형 칩셋의 문제를 SiS의 경우 지금까지 불리우던
노스브릿지에 해당되는 부분에 별도의 메모리 컨트롤러를 적용하여 메모리 장착시 하나의 채널은 CPU의 메모리 컨트롤러에 연계되어 작동하고
나머지 하나의 채널은 SIS의 그래픽코어 내장형 칩셋에 연계되어 작동하게 만들어 근본적인 문제를 해결하였다고 한다. 이처럼 단일칩형태로
제작하게 되면 확장성부분에 많은 걸림돌이 나타나게 된다.
!!! 지금까지 노스 브릿지와
사우스 브릿지로 설명하였지만 AThlon64는 하이퍼트랜스포트로 연결되어 있기에 하이퍼트랜스포트에 정의되어 있는 터널과 허브 또는
브릿지로 불리워야 정확한 명칭이 된다.
1.허브 :
하이퍼트랜스포트로 연결되는 부분중 하이퍼트랜스포트 컨트롤러를 내장하여 실질적으로 하이퍼트랜스포트로 연결할 수 있는 컨트롤러나 기기를
의미하며 구성상 종단에 위치하고 있기에 터미네이터와 함께 존재하며 하나의 링크를 가지고 있다. AThlon64를 기준으로 노스브릿지와
사우스 브릿지까지 모든연결이 하이퍼트랜스포트로 연결되어 있으면 사우스 브릿지가 허브에 해당된다.
2.스위치 : 허브와 같이
컨트롤러를 내장하였으나 다수의 하이퍼트랜스포트장치와 연결되는 부분으로 다수의 컨트롤러를 내장할 수도 있으며 하이퍼트랜스포트 호스트에
스위치에 접속된 다수의 하이퍼트랜스포트 터널 및 허브를 관리하는 기능을 한다.
3.터널 : 하이퍼트랜스포트의
중간에 위치하며 의미 그대로 하이퍼 트랜스포트 링크를 연결시켜주는 기능을 하며 1번의 허브에서 설명했던 구성과 같다면 노스 브릿지가
터널에 해당되게 된다.
|
