Xilinx, 4M 로직 셀 디바이스 출시 |
|
2015-01-19 21:11
편집부 press@bodnara.co.kr |
|
|
|
|
|
|
자일링스는 5천만 개가 넘는 ASIC 게이트와 경쟁 제품 대비 4배 이상의 용량을 자랑하는 업계 최초의 4M 로직 셀 디바이스를 출시했다고 발표했다. 첫 출시된 버텍스(Virtex)® 울트라스케일(UltraScale)™ VU440 FPGA는 차세대 ASIC와 복합 SOC 프로토타입 제작 및 에뮬레이션에 이상적이다. 5천만 개 용량의 ASIC 게이트와 업계 최고의 I/O 개수를 보유한 버텍스 울트라스케일 VU440 FPGA는 울트라스케일 아키텍처로 된 ASIC과 유사한 클로킹과 차세대 라우팅 방식을 사용했다. 이 제품은 로직 블록을 강화하여 활용도가 높아 ASIC 프로토타입이나 대형 에뮬레이션에 적합하다.
시놉시스(Synopsys)의 IP 마케팅 및 프로토타입 부사장 존 키터(John Koeter)는 “버텍스 울트라스케일 VU440 디바이스 샘플을 사용해 HAPS FPGA 기반의 프로토타입 개발 속도를 높였다. 이로써 고객을 위한 완전한 솔루션을 초기에 완성할 수 있었다”고 말했다. 덧붙여 “울트라스케일 디바이스는 HAPS 고유의 기능을 결합시켜 보다 높은 용량 및 성능에 통합이 쉬워 고객의 요구를 충족하는 차세대 프로토타입 시스템을 개발할 수 있게 해준다”고 설명했다.
자일링스는 2세대 SSI(Stacked Silicon Interconnect) 기술과 함께 버텍스 울트라스케일 VU440 FPGA로 무어의 법칙의 한계를 돌파해 나가고 있다. 28nm 노드에서 TSMC의 CoWoS(Chip-on-Wafer-on-Substrate) 3D IC 공정으로 SSI 기술을 구축해 하나의 디바이스에 여러 개의 부품을 통합해 전원과 성능을 개선했으며 실리콘 비율 문제도 해결하였다. 또한, 다이 간 대역폭은 5배 더 넓어졌으며, 슬라이스(slice) 경계에 통합 클로킹 아키텍처를 사용하는 울트라스케일3D IC 디바이스는 빠른 구현 및 디자인 완성을 위한 가상의 모놀리식 디자인이 가능하다.
ARM의 엔지니어링 시스템 부사장 존 굿이너프(John Goodenough)는 “VU440는 그 어떤 종류의 ARM® 기반 SoC 프로토타입 제작에도 사용할 수 있는 강력한 디바이스이다”라고 말하며, “자일링스 FPGA의 용량과 성능은 최신식 ARMv8-A 아키텍처로도 멀티코어 프로토타입 제작이 가능하므로 하드웨어와 소프트웨어 개발을 개선하여 차세대 SoC의 출시를 앞당길 수 있다”고 설명했다.
버텍스 울트라스케일 VU440 FPGA
새로운 업계 표준을 구축하는 버텍스 울트라스케일 VU440 디바이스는 단일 칩에 유례 없는 성능과 시스템 통합 및 대역폭을 자랑한다. 제품군 규모가 가장 커 4,400만개의 로직 셀, 1,456 사용자 I/O, 48개의 16.3Gb/s 백플레인 성능의 트랜시버, 89Mb 블록 RAM으로 업계 최고 용량의 자일링스 버텍스-7 2000T 디바이스의 2배 이상을 구현한다.
데모
단일 버텍스 울트라스케일 VU440에서 10 ARM Cortex-A9 CPU를 실행하는 영상은 www.xilinx.com/virtex-ultrascale.html에서 확인 할 수 있다.
이용 시기 및 툴 지원
버텍스 울트라스케일 VU440 FPGA는 자일링스의 비바도® 디자인 툴 수트(Vivado Design Tool Suite)에서 지원되며, 자일링스 공식 대리점에서 구입이 가능하다.
|
|
|
|
|
|
|
보드나라 많이 본 뉴스
재고 소진까지 끝난 지포스 RTX 3060의 부활?
아이폰 폴드와 삼성 차세대 폴더폰 도입? 삼성 접힘 주름없는 폴더블 디스플레이 전시
|
보드나라 많이 본 기사
18A 공정으로 더 높은 성능과 전력 효율, 인텔 팬서 레이크 코어 Ultra 시리즈 3 발표
성능과 가격의 합리적 조화,기가바이트 지포스 RTX 5060 Ti Windforce Max OC 8GB 제이씨현
|
|
|
|
|
|
| 로그인 | 이 페이지의 PC버전 |
|
| Copyright NexGen Research Corp. 2010 |
|
|
