인텔이 10nm (나노미터) 공정에서 14nm보다 비약적인 발전이 있을 것이라는 입장을 밝혔다.
지난 3월 28일(현지시간) 미국 샌프란시스코에서 테크 데이를 개최한 인텔은 서서히 다가오는 10nm 공정의 경쟁에서 자신이 삼성, TSMC, 퀄컴 등 경쟁사들보다 앞서 있다고 주장하였다.
인텔은 10nm에서 중점을 두는 핵심 기술은 하이퍼 스케일링(Hyper Scaling)이며 이를 통해 트랜지스터는 더 작아지고 트랜지스터의 개당 비용이 저렴해져 무어의 법칙을 지속할 수 있다고 설명하였다.
10nm 노드로 14nm에 비해 트랜지스터 밀도가 2.7배 향상 되고 최소 게이트 피치(pitch)는 70nm에서 54nm로 축소, 최소 금속 피치는 52nm에서 36nm로 줄어든다. 그 결과 로직 트랜지스터 밀도를 제곱 밀리미터 당 1억 80만으로 구성 가능하며 이는 경쟁사들의 10nm 칩보다 2배로 추정 된다.
그 외에도 인텔은 최신 공정 노드가 45% 낮아진 전력 소비량으로 최대 25% 높은 성능을 제공할 수 있으며 10nm 공정의 향상 버전인 '10++'는 성능이 15% 더 높고 전력 소비량은 30% 적을 것이라고 밝혔다.
만일 발표한 정보대로 결과물을 내놓을 수 있다면 역시 인텔은 혁신적이다라는 평가를 받을 수 있을 것으로 보이지만 현재까지는 퀄컴과 삼성 등 경쟁사들만 10nm 공정 제품을 선보인 상황이기 때문에 우선 적극적인 행동이 필요해 보인다. |
