삼성전자가 향후 4nm(나노미터) 공정까지의 파운드리 로드맵을 공개했다.
삼성전자는 지난 24일(현지시간) 삼성 파운드리 포럼을 통해 고객들이 보다 빠르고 전력 효율적인 칩을 설계하고 제조할 수 있도록 포괄적인 파운드리 공정 기술 로드맵을 발표했는데, 여기에는 현재까지 주력 공정으로 10nm 이후 차세대 공정 기술인 8nm, 7nm, 6nm, 5nm, 4nm 및 18nm FD-SOI 등을 포함된 것으로 알려졌다.
8LPP (8nm Low Power Plus) 공정은 EUV(Extreme Ultra Violet) 리소그래피로 전환하기 전에 가장 경쟁력 있는 스케일링 이점을 제공하며, 삼성의 10nm 기술 핵심 공정 혁신을 결합해 10LPP에 비해 성능 및 게이트 밀도 영역에서 추가적인 이점을 제공한다.
7LPP (7nm Low Power Plus)는 EUV 리소그래피 솔루션을 사용하는 최초의 반도체 공정 기술이다. 대량생산에 EUV가 사용될 수 있는 가장 중요한 최대 250W EUV 소스 전력을 삼성전자와 ASML이 공동 개발했다. 삼성전자는 EUV 리소그래피 배치가 무어의 법칙 스케일링 장벽을 깨고 단일 나노미터 반도체 기술을 위한 길을 열어줄 것으로 기대했다.
6LPP (6nm Low Power Plus)는 EUV 기반 7LPP 기술 위에 삼성전자 고유의 스마트 스케일링 솔루션을 채택해 면적 확장 및 초저전력 혜택을 제공한다.
5LPP (5nm Low Power Plus)는 FinFET 구조의 물리적인 스케일링 한계를 확장해 더 나은 스케일링 및 전력 감소를 제공하는 차세대 공정인 4LPP 기술 혁신을 구현하기 위한 과정이다.
4LPP (4nm Low Power Plus)는 차세대 디바이스 아키텍처에 들어가는 MBCFET (Multi Bridge Channel FET) 구조를 첫 번째로 구현한다. MBCFET은 기존의 FinFET 아키텍처의 물리적인 스케일링 및 성능 제한을 극복하기 위해 나노시트(Nanosheet) 디바이스를 사용하는 삼성전자 고유의 GAAFET (Gate All Around FET) 기술이다.
FD-SOI (Fully Depleted - Silicon on Insulator)는 IoT(사물인터넷) 애플리케이션에 적합하며, 28FDS 기술에 RF 및 차세대 eMRAM (embedded Magnetic Random Access Memory) 옵션을 통합함으로써 광범위한 플랫폼으로 확대할 예정이다. 18FDS는 강화된 PPA (전력/성능/면적)를 갖춘 삼성의 FD-SOI 차세대 공정이다. |
