cadence와 마이크론이 DDR5 메모리 시스템의 데모를 선보였다.
DDR5 메모리는 올해 중으로 표준이 확정될 예정으로, DDR4 대비 2배 많은 용량과 대역폭, 전력 효율 개선을 목표로 하고 있으며, 3D 적층형 구조와 TSV 도입, 하이브리드 메모리 큐브 등의 새로운 기술 도입이 예고되었는데, cadence와 마이크론이 공동으로 선보인 DDR5 메모리 데모 시스템은 4400MHz 속도와 CL42 타이밍의 DDR5 8Gb 칩이 1.1V 전압으로 동작하였다.
한편, DDR5 메모리는 16Gb에서 32Gb까지 용량과 두 개의 개별 32bit I/O 채널, 내부 16bit 패리티 신호 기반 ECC 도입 등 전체 모듈 아키텍처는 차이를 보이고, 서버용 모듈은 자체적인 전압 레귤레이터와 전력 관리 IC를 갖출 예정이다.
DDR5 메모리 규격이 2018년 확정될 예정이므로 실제 시스템은 2019년 하반기 경 서버 시정에 우선 등장할 것으로 전망되며, 2022년 경 DDR4 메모리 점유율을 뛰어넘을 것으로 전망되고 있다. |
