¸¶¿ìÀú ÀÏ·ºÆ®·Î´Ð½º(Mouser Electronics)´Â ÀÎÅÚ(Intel) Á¦Ç°ÀÇ ±Û·Î¹ú °øÀÎ À¯Åë±â¾÷ÀÌ´Ù. ÀÎÅÚÀº »õ·Î¿î µ¶¸³ FPGA(field-programmable gate array) ±â¾÷ÀÎ ¾ËÅ׶ó(AlteraTM)ÀÇ Ãâ¹üÀ» °ø½Ä ¹ßÇ¥Çß´Ù. FPGA ºñÀü À¥Ä³½ºÆ®¿¡¼, ¾ËÅ׶óÀÇ »÷µå¶ó ¸®º£¶ó(Sandra Rivera) CEO(chief executive officer)¿Í ¼¨³Í Æú¸°(Shannon Poulin) COO(chief operating officer)´Â Æк긯¿¡ ÀΰøÁö´É(AI)À» ³»ÀåÇÑ À¯ÀÏÇÑ FPGA¸¦ Æ÷ÇÔÇÑ ±â¾÷ÀÇ Æ÷Æ®Æú¸®¿À¸¦ È®ÀåÇÏ°í, Áõ°¡ÇÏ´Â °í°´ÀÇ µµÀü°úÁ¦¸¦ ÇØ°áÇϱâ À§ÇÑ Áö¿ø Àü·«À» °ø°³Çß´Ù. ¶ÇÇÑ ¾ËÅ×¶ó¸¦ »õ·Î¿î ±â¾÷ ºê·£µå·Î °ø½Ä ¹ßÇ¥Çß´Ù.
¾ËÅ׶ó´Â È®ÀåµÈ Æ÷Æ®Æú¸®¿À¿Í ·Îµå¸ÊÀ» ÅëÇØ Å¬¶ó¿ìµå, ³×Æ®¿öÅ© ¹× ¿§Áö Àü¹Ý¿¡ °ÉÃÄ FPGA ½ÃÀåÀÇ ¼ºÀå¿¡ È¿°úÀûÀ¸·Î ´ëÀÀÇÏ´Â µ¿½Ã¿¡, µ¿±Þ ÃÖ»óÀÇ ÄõÅͽº ÇÁ¶óÀÓ(Quartus Prime) ¼ÒÇÁÆ®¿þ¾î¿Í ÅëÇÕÀÌ ¿ëÀÌÇÑ AI ±â´ÉÀ» Çâ»óÇÔÀ¸·Î½á, ºü¸£°Ô ¼ºÀåÇÏ´Â ¾ÖÇø®ÄÉÀÌ¼Ç ºÐ¾ß¸¦ °ø·«ÇÒ ¹æħÀÌ´Ù. AI°¡ ±ÞºÎ»óÇÔ¿¡ µû¶ó ¸ðµç »ê¾÷ ºÐ¾ß Àü¹Ý¿¡ °ÉÃÄ »õ·Î¿î º¹À⼺ÀÌ ´ëµÎµÇ´Â °¡¿îµ¥, ±âȸ ¶ÇÇÑ Ã¢ÃâµÇ°í ÀÖ´Ù. ¾ËÅ׶ó´Â ÅÙ¼Ç÷Î(TensorFlow), ÆÄÀÌÅäÄ¡(PyTorch) µîÀÇ Ç¥ÁØ ÇÁ·¹ÀÓ¿öÅ©¸¦ ±â¹ÝÀ¸·Î ÃÖÀûÈµÈ IP(intellectual property)¸¦ »ý¼ºÇÒ ¼ö ÀÖ´Â FPGA AI ¼öÆ®(FPGA AI Suite)¿Í ¿ÀǺñ³ë(OpenVINO)¸¦ ÅëÇØ ÀÌ·¯ÇÑ ±âȸ¿¡ ´ëÀÀÇÏ°í ÀÖ´Ù. ¾ËÅ׶óÀÇ FPGA´Â Áß¿äÇÑ AI Ãß·Ð ±â´ÉÀ» ¿øÈ°ÇÏ°Ô ÅëÇÕÇÏ°í, PCI Express, CXL, ÀÌ´õ³Ý ¹× 6G ¹«¼± µî°ú °°Àº ÁøÈÇϴ ǥÁØ¿¡ ÀûÀÀÇÏ¿© º¯ÈÇÏ´Â ½ÃÀåÀÇ ¿ä±¸»çÇ×À» ÇØ°áÇÒ ¼ö ÀÖ´Â À¯¿¬ÇÑ ¼Ö·ç¼ÇÀ» Á¦°øÇÑ´Ù.
2013³âºÎÅÍ ¾ËÅ׶óÀÇ ±Û·Î¹ú °øÀÎ À¯Åë±â¾÷À¸·Î¼, ¸¶¿ìÀú´Â ¾Æ¸®¾Æ 10(Arria 10) FPGA¿Í »çÀÌŬ·Ð V(Cyclone V) FPGA, ½ºÆ®¶óƽ½º V(Stratix V) GX, ¾ÖÁú·º½º F(Agilex F) ½Ã¸®Áî FPGA °³¹ß Å°Æ®¿Í °°Àº Á¦Ç°À» ºñ·ÔÇØ ÀÌ È¸»çÀÇ Çõ½ÅÀûÀÎ ±â¼úÀ» Áö¼ÓÀûÀ¸·Î °ø±ÞÇØ ¿Ô´Ù. ÀÎÅÚÀº 2015³â¿¡ ¾ËÅ×¶ó¸¦ ÀμöÇßÀ¸¸ç, ¸¶¿ìÀú´Â 2013³âºÎÅÍ ÀÎÅÚÀÇ °øÀÎ À¯Åë±â¾÷À¸·Î È°µ¿ÇÏ°í ÀÖ´Ù.
|