TSMC가 인텔의 EMIB와 유사한 첨단 반도체 패키징 기술을 개발 중이라는 소식이 나왔다.
the information에 따르면 TSMC 내부에서는 해당 기술을 'EMIB 유사 기술'로 부르고 있으며 일부 고객사와 적용 가능성을 논의한 것으로 전해졌다. 구체적인 명칭과 상용화 일정은 아직 공개되지 않았다.
TSMC는 현재 CoWoS를 중심으로 AI 가속기와 고성능 컴퓨팅용 패키징 시장을 주도하고 있다. CoWoS는 GPU와 여러 개의 HBM을 대형 실리콘 또는 RDL 인터포저 위에 배치한 뒤 패키지 기판에 연결하는 2.5D 패키징 기술로, 넓은 영역에 많은 칩과 HBM을 배치할 수 있어 대형 AI GPU 구성에 유리하다.
인텔 EMIB는 패키지 전체를 덮는 대형 인터포저 대신 칩과 칩이 맞닿는 부분에 작은 실리콘 브리지만 삽입한다. 필요한 구간에만 미세 배선을 적용해 로직 칩과 로직 칩 또는 로직 칩과 HBM을 연결하는 구조다.
EMIB는 패키지 크기가 커질수록 인터포저 생산 비용과 수율 부담이 증가하는 CoWoS와 비교해 비용과 생산 효율에서 유리한 면모를 보이며, TSMC가 EMIB와 유사한 기술을 개발하는 이유도 대형화되는 AI 반도체의 패키징 난이도 및 비용 증가 개선을 위한 것으로 추정된다.
또한 고객 입장에서는 반도체 생산은 TSMC에 맡기고 패키징은 인텔에 맡기는 복잡한 공급망 대신 TSMC 안에서 생산과 패키징을 한 번에 처리할 수 있게 되므로, 인텔이 EMIB와 Foveros를 앞세워 외부 파운드리 고객 확보에 나선 상황에서 고객 이탈을 막는 효과도 기대할 수 있다. |
