하이닉스, 60ns공정 1Gb DDR2 칩 개발 |
|
2006-12-18 10:49
장홍식 대표기자 
potatotree@bodnara.co.kr |
|
|
|
|
|
|
하이닉스반도체(대표 우의제(禹義濟), www.hynix.co.kr)는 60ns급 공정을 통해 1Gb DDR2 D램을 사용해 800MHz 메모리 모듈을 개발했다고 밝혔다.
지난 10월 모듈의 기반이 되는 60나노급 D램 제품에 대해 업계 최초로 인텔 인증을 받은 것에 이어, 60나노급 DDR2 모듈에 대해서도 업계 최초로 인텔의 인증과정인 AVL(Advanced Validation Lab)의 테스트를 이미 통과했으며, 최종 인증 결과는 내년 초에 공식적으로 발표될 예정이다. 이로써 하이닉스반도체는 최첨단 반도체 제조 기술과 미세회로 공정 기술에 대한 앞선 기술력을 대내외적으로 다시 한번 입증하게 되었다.
하이닉스는 그동안 기존설비를 활용하는 공정기술 업그레이드를 여러차례 시도, 성공을 거둔바 있으며, 80ns공정으로 60ns 공정을 실현하는 기술의 쾌거를 이루어, 설비투자 없이 이루어낸 사례여서 원가 경쟁력에 있어 크게 기여할 것으로 보인다.
또한 ‘3차원 입체 트랜지스터’와 ‘3층 금속 배선 기술’이 사용되어 저장능력과 속도를 높인 점도 특징이다. ‘3차원 입체 트랜지스터’는 트랜지스터의 동작을 보다 안정적으로 만들기 위해 입체적으로 설계함으로써 누설 전류를 줄여 데이터 저장능력을 향상시키는 기술이고, ‘3층 금속 배선 기술’은 칩의 금속 배선 층을 기존보다 한 층 더 늘려 3층으로 만들어 속도를 향상시키는 기술이다. 하이닉스반도체 개발생산총괄 소자 담당 홍성주 상무는 “이러한 첨단 기술들을 통해 회로가 극미세화 되더라도 안정적으로 동작할 수 있어, 공정 축소에 따른 제품의 신뢰성 획득의 어려움도 해결하였다”고 밝혔다.
이번에 개발된 제품은 내년 상반기부터 대량 생산될 예정이며, 이에따라 내년부터 2GB 양면 모듈 (1면당 1Gb X 8EA = 1GByte) DIMM도 국내에서 구입할 수 있을 것으로 보인다.
· 3차원 트랜지스터:
트랜지스터는 전류가 흐르는 일정 길이가 확보되어야 안정적으로 동작할 수 있는데, 나노급 제품에서 필요한 트랜지스터 길이를 확보하기 위해 실리콘 표면을 깎아내어 전류가 움푹 패인 표면을 따라 흐르게 만든 트랜지스터를 3차원 트랜지스터라고 한다.
|
|
|
|
|
|
|
보드나라 많이 본 뉴스
애플, 중국 CXMT 및 YMTC와 메모리 공급 협력 검토?
파이슨 CEO, 메모리 부족 상황에 저가 업체 도산 가능성 지적
아크 A 시리즈도 OK, 인텔 XeSS MFG 지원 확대 드라이버 배포
|
보드나라 많이 본 기사
오늘의 AMD는 한 단계 더 진화한다, AMD 라이젠 7 9850X3D
최신 트랜드로 업그레이드된 멀티 포트 도킹 스테이션,ipTIME UC312Nstation
성능과 튜닝 잡은 실속있는 타워형 쿨러,ALSEYE Q120S Plus
|
|
|
|
|
|
| 로그인 | 이 페이지의 PC버전 |
|
| Copyright NexGen Research Corp. 2010 |
|
|
