|
패키징도 패키징이지만, RDRAM의 고클럭을 가능케 해주는 가장 중요한 이유는 주소와 데이터를 전송하는 신호의
토폴로지 (Topology = 물리적 형태) 때문이다.
신호와 신호 무결성(Integrity)은 고속 시스템의 설계에서 대단히 중요한 요소이다. 용량성/유도성(Capacitive and
inductive) 부하는 신호가 올바르게 읽히도록 하는 시간을 증가시킨다. 예를 들어, 논리적 1비트를 +1.4V의 전압으로 보내고자
할 때, 전압이 1.4V가 되기 위해서는 시간이 좀 걸릴 수도 있다는 말이다.
먼저, DDR SDRAM의 신호 체계를 살펴보자. 근래에 나오는 대다수의 DDR SDRAM모듈은 보통 8개나 16개의 칩을 가지고 있다.
일단 8개의 칩을 가진 모듈(DIMM)이 있다고 가정한다. 64비트짜리 데이터통로가 메모리 콘트롤러로부터 메모리 서브시스템
(subsystem)으로 온다. 이 8개의 칩은 각각 병렬 방식으로 64비트의 데이터통로에 연결되어 있다. 따라서 각각의 칩은 64개의
데이터선 중에서 8개에 연결된다.
그림2 : DDR SDRAM의 주소 및 데이터 라우팅 구성도
여기서 DDR SDRAM의 주소와 데이터 전송을 위한 신호 토폴로지가 각각 다르다는 점을 알 수 있다.
SDRAM의 경우도 마찬가지이다. 이 그림은 상당히 간략하게 그려진 것이지만 여기서 우리가 볼 수 있는 것은 데이터버스의 64개의 데이터
비트가 8개의 병렬식 데이터 선으로 나뉘어있고 이 8개의 선은 하나의 칩으로 각각 연결되게 된다.
그러나 어드레스(Address=주소)와 명령을 이루는 비트들을 8개로 나눌 수는 없다. 왜냐하면 이것은 본래 어드레스와 명령의 내용을
파괴할 것이기 때문이다. 그러므로 완전한 주소와 명령 버스는 모든 칩에 연결되어 있어야 한다. 이 말은, 어드레스와 명령에 관한 정보가
모든 DDR SDRAM 모듈상의 칩에 동시에 존재하여야 한다는 말이다. 이것을 달성하기 위해서는 어드레스가 DDR SDRAM상의 모든
칩에 펼쳐져야 한다. 어드레스선(address trace)이 메모리 모듈에 연결되는 순간부터는 모든 DRAM칩은 물리적으로 같은 거리에
있어야 한다.
위의 그림을 보면 주소핀(pin)을 각각의 칩에 배열(routing)하는 것이 데이터핀을 칩에 배열하는것보다 훨씬 어려운
일임을 알 수 있다. 각각의 칩은 8개의 독립된 데이터핀을 1:1의 관계로 가져야하고 또한 각각의 칩은 모든 주소핀에 접근할 수 있어야
한다. 즉, 1:n의 관계로 말이다.
이제 RDRAM의 토폴로지를 살펴보면서 DDR SDRAM의 그것과 비교해보자.
아래의 그림은 원래 한 RDRAM 백서에서 나온것인데 데이터 통로는 오렌지색으로 칠해서 구분하였다.
그림3 : RDRAM의 주소와 데이터 라우팅 구성도
여기서 알 수 있는 것은 RDRAM 메모리 시스템은 16비트의 Transmission Path(전송로; 오렌지색, 연두색, 회색) 외에도
클럭, 주소, 명령을 전송하기 위한 선로들도 포함된다는 것이다. 주소 버스는 데이터 버스와 완벽하게 같은 방식으로 작동하며 따라서
어드레스/데이터 버스는 같은 방식으로 로드된다.
램버스 메모리의 전송로는 뱀처럼 지그재그를 그리며 2개(또는 4개)의 램버스 모듈 (RIMM)을
지나게 되며 각각의 끝에서는 종결(termination)되어야 한다. 그러므로 데이터선은 16개의 병렬 데이터선으로 구성되기는 하나
RIMM상에 존재하는 모든 칩은 전송로에 직렬로 연결되어 있다. 각 칩은 16비트의 폭을 가지므로 RDRAM채널을 구동하기 위해서는 단
한 개의 칩으로도 충분하다.
이에 반해 그림2에서 살펴본 DDR SDRAM의 도식도에서는 8비트의 폭을 가지는 8개의 다른 병렬 통로가
존재한다. 첫번째 DIMM의 첫번째 칩의 처음 8비트 통로는 두번째 DIMM의 첫번째 칩의 처음 8비트 통로에 연결되고 첫번째 DIMM의
두번째 칩의 두번째 8비트 통로는 두번째 DIMM의 두번째 칩의 두번째 8비트 통로에 연결되고… 이러한 식이다. 4개에서 16개의
SDRAM (우리의 예에서는 8개) 칩은 모두 한꺼번에 동작하여야 어떤 의미있는 결과물을 출력할 수 있는 것이다.
RDRAM의 경우에는 16비트짜리 데이터 통로가 단 1개 존재하므로 첫번째 RIMM의 첫번째 칩은 데이터 통로를 통해서 직접 같은 모듈의
두번째 칩으로 연결된다.
|
