|
Q15. 메모리 호환성은 어떻게 되나?
기존의 경우 역시 메모리컨트롤러를
노스브릿지에 내장이 되어 있고, 각 칩셋의 제조사가 메모리 컨트롤러를 제작하였지만, Athlon 64의 경우는 AMD가 직접 설계함으로 인해,
메인보드의 칩셋으로 인한 메모리 호환성은 사라졌다고 보는것이 옳다.
따라서 어떠한 메인보드 칩셋을
선택하더라도, 메모리 호환성은 AMD가 제공하는 Validation List에만 포함되어 있으면 문제없이 사용 가능하다. 기존의 경우처럼 칩셋에
따라, 보드 제조사에 따라 메모리호환성이 달라지는 경우는 Athlon 64에서는 발생하지 않는다.
AMD는 이미 Athlon 64
Memory Validation List를 공개하고 있으며, 첫번째로 Corsair의 3200LL DDR400 메모리를 선정한 바 있다.
AMD의 인증을 받은 GMX512RE
- 3200LL Corsair 메모리
Q16. 어떤 그림에서는 CPU - 터널 버스폭이 16Bit 1600Mhz 라고 하던데?
필자는 Athlon 64가,
16Bit / 800Mhz의 하이퍼트랜스포트를 지원한다고 했다. 그러나, 어떤 그림을 보면 1600Mhz / 16Bit라고 적혀있는 아래와같은
그림을 보신적이 있을 것이다.
오른쪽의 그림을 보면 분명
1600MT/s 라고 표시되어있는 것을 보실 수 있다.이것은 AMD사가 공식적으로 사용하는 Press 대상의 컨퍼런스에 사용된 그림의 하나로,
분명 1600MT/s에 6.4GB/s라고 표시되어있는 것을 보실 수 있을 것이다.
이것역시, 용어의 사용기준의
모호함에서 발생하는 혼돈이라고 볼 수 있다. 하이퍼트랜스포트는 기본적으로 DDR구조 (클럭 하나에 2개의 명령어를 실어 보내는 구조. 2배의
효율을 낸다) 에 양방향 (UpLink와 DownLink가 별도의 버스로 분리되어있다) 으로 구성되어 있다. 따라서, 어떻게 보느냐에 따라
800Mhz가 될 수 도 있고, 1600Mhz가 될 수도 있다.
AMD가 이 자료에서 의미하는
1600MT/s는, 단방향 800Mhz, 양방향 1600Mhz로서, 총 1660Mhz의 속도로 데이터를 전송한다는 뜻이다. 일반적인
하이퍼트랜스포트 800Mhz라는 의미는, 단방향만 의미하는 800Mhz이다.
현재 일반적인 하이퍼트랜스포트 대역폭
기준은, 단방향일때를 기준으로 한다. 따라서, 단방향 800Mhz일때는 800 X 2(양방향) X 2(DDR) X 2Byte(16Bit) =
6.4GB/s 가 된다. AMD는 여기에서 표시를 양방향 1600Mhz으로 표시한 것 뿐이다. 기술적인 우위를 보여주고픈 일종의 '술수'인
셈이다. 정확하게는 800Mhz라고 보는것이 맞다.
Q17. Athlon
64메인보드에서, 노스브릿지가 없어진거야 남아있는거야?
AMD64 아키텍처 기반 프로세서의
최대 쟁점은 바로 이것이라 할 수 있겠다. 위에서 살펴보았듯, AMD64는 DDR 메모리 컨트롤러를 내포하고 있기 때문에, 노스브릿지의 중요한
역할 중에 하나가 사라진다는 것이다. 여기서 nForce3 칩셋이 싱글칩셋으로 구성이 되어, 한때 AMD64에는 노스브릿지가 없다는 풍문이
돌기도 했다.
원칙적으로 '노스 브릿지'는
없어지는것이 맞다. 위에서 이야기했듯, AMD의 권장 아키텍처는 모든 칩셋간의 통로를 하이퍼트랜스포트 프로토콜로 처리하도록 되어있어,
하이퍼트랜스포트 구조도에 따라 '노스브릿지'는 '하이퍼트랜스포트 터널' 로 이름이 바뀌고, '사우스브릿지'는 '하이퍼트랜스포트 허브'로 이름이
변경된다. 이것을 '노스브릿지가 사라진다' 로 와전된 것이라고 보아도 무방하다.
그러나 인텔도, 이미 8XX 칩셋을
출시하면서, 노스브릿지를 MCH, 사우스브릿지를 ICH로 이름을 변경한 전례가 있기고, '브릿지'라는 네이밍이 워낙 오랫동안 불려온 것이기에
쉽사리 '터널', '허브'로 명칭이 변경되지는 않을 것으로 보인다.
|
CPU |
노스브릿지 |
사우스브릿지 |
비고 |
|
 |
하이퍼트랜스포트 터널
(HT Tunnel) |
하이퍼트랜스포트 허브
(HT Hub) |
VIA, SiS는 터널-허브간 HT적용하지 않음.
|
|
 |
노스브릿지
(North Bridge) |
사우스브릿지
(South Bridge) |
|
|
 |
MCH
(Memory Controller Hub) |
ICH
(I/O Controller Hub) |
|
또한 nForce3의 경우 AMD의
하이퍼트랜스포트 구조도를 완벽하게 만족시키는 형태를 구사하고 있지만, VIA와 SiS는 별도의 독자적인 구조를 사용하도록 제작되었기 때문에,
'터널', '허브'로 부를수도 없다. 하이퍼트랜스포트 프로토콜을 사용하지 않기 때문이다.
|
