MS 서피스 네오 탑재 레이크필드의 근원,인텔 트레몬트 아키텍처 공식 발표

2019-10-25 11:46
이상호 기자 ghostlee@bodnara.co.kr

인텔에서 새로운 저전력 프로세서 아키텍처인 트레몬트를 공식 발표했다.

인텔의 새로운 3D 패키징 기술인 포베로스(Foveros)로 설계된 트레몬트(Tremont)는 전작보다 고성능을 발휘하면서 복잡한 워크로드를 폭넓게 지원하기위해 싱글 스레드 성능을 높이고, 5G 네트워킹과 클라언트, 배터리 경험 개선을 추구했다.

트래몬트의 전성비는 10세대 코어 프로세서 아이스 레이크의 특정 영역에서 유사한 패턴을 보여주며, 코어 프로세서에 준하는 분기 예측과 6wide 비순차 명령 디코드, 10 실행 포트, 쿼드 코어 모듈, 최대 4.5MB의 L2 캐시, 듀얼 로드/ 스토어 파이프라인 구조를 갖췄다.

타겟층에 맞춰 프론트 엔드 디코드 단에서 싱글 클러스트 모드를 지원하며, 실행 유닛은 3ALU와 2AGU, 1 스토어 유닛, 1JMP로 구성되며, 200 이상의 아웃 오브 더 윈도우 엔트리, 6 병렬 예약 스테이션을 갖췄다. 백터 실행과 관련해 보안 강화를 위해 4사이클의 듀얼 128b AES 유닛, 4사이클의 싱글 명령 SHA256, 병령 예약 스테이션 2개, 실행 포트 3개를 제공한다.

메모리 실행은 듀얼 로드/ 스토어 파이프라인에 32BK 데이터 캐시는 사용을 위한 로드에 3사이클이 소요되며, 코드와 데이터를 공유하는 1024 엔트리 세컨 레벨 TLB를 지원한다. 코어간 공유를 위한 L2 캐시는 1.5MB에서 4.5MB까지 조절되며, LLC는 Inclusiv와 non-Inclusive를 지원한다.

새로운 효율 개선을 위한 새로운 추론 명령어와 하드웨어 기반 클럭 조절 기술인 스피드 시프트, 보안을 위한 인텔 신뢰 실행 기술과 부트 가드, 물리적 공격 대응을 위한 인텔 토탈 메모리 암호화 기술도 지원한다.

인텔은 트레몬트는 전세대 저전력 x86 프로세서 대비 IPC 개선에 집중, 포베로스 3D 패키징을 통해 강력한 성능을 컴팩트한 저전력 패키징을 구현하는데 성공했다고 발표했지만, 구체적으으로 전세대와 비교해 어느 정도의 개선이 이뤄졌는지에 대해서는 말을 아꼈다.

한편, 인텔의 발표에 따르면 트래몬트 아키텍처는 근래 발표된 마이크로소프트 서피스 네오에 탑재된 레이크필드 IP에 처음 적용된다. 서피스 네오의 예상 출시일은 2020년 홀리데이 시즌으로, 실제 트래몬트 아키텍처의 레이크필드가 적용된 제품은 빨라야 내년에나 만나볼 것으로 예상되며, 이것이 전세대 대비 개선폭에 대해 말을 아낀 이유로 판단된다.