|
DDR2 SDRAM과 DDR3 SDRAM의 스펙상의 차이점은 다음과 같다.
위
표에서
볼
수
있듯이
DDR3
SDRAM은
DDR2
SDRAM에
비해
데이터
전송률,
동작
전압등에서
개선된 모습을
보여주는데,
이에
대해서는
아래에서
다시
언급하도록
하겠다.
지금까지
알려진
정보를
바탕으로
DDR3가 DDR2 에 비해 가장 주목할만한 차이점을 꼽으라고 한다면 다음과 같다.
▒ 소비 전력의 감소
프로세서의 발전에 발맞춰 메모리의 속도, 효율 크기 및 변화를 변경시켜야 했으며 이를 위해 SDR, DDR,
DDR2, DDR3 SDRAM등으로 메모리 규격이 진화를 이루게 되었다. 이러한 진화를 통해 전송 속도의 향상뿐만아니라 제조공정의 미세화등으로
인한 소비전력의 감소도 이뤄졌다.
지금까지의 변화를 살펴보면 새로운 메모리 규격은 3~4년에 한번꼴로 업데이트 되고 있으며 새롭게
선보이는
메모리는
동작 전압의
감소 및 메모리 칩의 크기 또한 줄어들고 있는 추세이다.
DDR2의 동작 전압이 1.8v 였던것이 DDR3에서는 1.5v로 낮아졌으니 단순히 수치상으로는 16%나 떨어졌다고
볼 수 있다. 물론 이와 함께 메모리 모듈내의 데이터 처리를 담당하는 I/O 버퍼의 동작 전압도 40% 가량 낮아졌다.
이러한 낮은 동작 전압은 그대로 소비전력의 하강으로 이뤄진다. 인텔에서 밝힌 자료에 의하면 DDR3 800MHz 듀얼
채널 구성시 DDR2 800MHz 듀얼 채널 구성시보다 소비전력이 25% 이상 낮다는 결과를 보여주고 있다.
이러한 소비전력의 감소는 데스크탑뿐만 아니라 모바일 플랫폼에서 더욱더 중요한 의미를 갖는데, 삼성의 발표한 자료에
의하면 노트북용 SODIMM 모듈을 기준으로 DDR2-533MHz 모듈은 DDR 400MHz 모듈에 비해 소비전력이 62.6% 낮아졌으며,
DDR3 800MHz 모듈은 DDR2-800MHz 모듈보다 28% 낮은 소비전력을 나타낸다고 한다.
▒ 보다 높은 동작 속도/성능
DDR3의 경우 보다 높은 속도를 제공하기 위해 새로운 기술의 적용 및 최적화등이 이뤄졌다. 우선 DDR2 와 DDR3 의
패키지 형태를 살펴보면 DDR2가 60 BGA for x4/x, 84 BGA For x16 인것에 비해 DDR3의 경우 78 BGA for
x4/x, 96 BGA For x16 으로 동일한 BGA 타입이지만 핀수에서 차이를 보이고 있다.
위에서 볼 수 있듯이 DDR3의 경우 DDR2에서는 보이지 않던 많은 핀들과 그라운드등이 추가된것을 확인할 수 있는데 이를 통해
고클럭에서도 노이즈의 유입이나 간섭이 줄어들면서 보다 안정적인 동작을 할 수 있도록 설계가 되어 있는 것이다.
또한 DDR3는 데이터 전송을 증가시키기 위해 기존 DDR2의 4비트 프리패치 버퍼를 8비트로 증가시켰다. 메모리
모듈의 구조를 보면 각각의 데이터를 담아두는 자그마한 임시저장소인 셀(cell)과 메모리 컨트롤러와의 연결 통로인 입출력(I/O) 버퍼등으로
구성되어 있는데, 이 I/O 버퍼에 클럭당 여러개의 데이터를 미리 불러오거나 저장해 필요할때마다 사용할 수 있도록 한 프리패치 기능이 제공된다.
DDR SDRAM은 2비트 프리패치 버퍼가 사용되어 셀로부터 I/O 버퍼까지 클럭당 2개의 데이터를 한번에 불러온 후
I/O 버퍼에서 MCH내의 메모리 컨트롤러까지 한클럭당 2개의 데이터를 전송함으로써 결국 한클럭당 2배의 데이터 전송이 가능하게 된다.
결국 DDR2 SDRAM은 한클럭당 4개의 데이터가 전송될 수 있는 4비트 프리패치 버퍼가, DDR3 SDRAM은
한클럭당 8개의 데이터를 전송할 수 있는 8비트 프리패치 버퍼가 적용된것이라고 할 수 있다.
DDR3 메모리 모듈의 기술적인 설계에 있어 기존과의 차별화된 특징은 메모리 모듈내에 위치한 레지스터를 이용해 외부
신호들과 개별 메모리 소회로간의 주소와 명령, 컨트롤과 클럭 신호의 전송에 대해서 Fly-By 설계를 제공한다는 점이다. (이전 DDR2의 경우
Star 설계) 이에 대한 다이어그램은 아래 그림을 참고하길 바란다. 이 구조는 높은 주파수에서 작동되는 부속들에게 필수적인 신호전달의 품질을 증가시킨다.
DDR2와 DDR3메모리 모듈의 주소와 명령, 컨트롤 신호와 클럭 공급 방법의 차이는 다음과 같다. .
DDR2 메모리 모듈의 경우 셀내의 주소 부여와 명령처리는 병렬적인 방법으로 처리되는데, 예를 들어 메모리에서
데이터를 읽는 경우 (그에따른 실행명령을 입력하는데 드는 지연시간들을 제외한다면 ) 8비트 소자들이 동시에 접근이 가능하게 되며 메모리
컨트롤러에서 동시에 전체 64비트를 읽을 수 있게 된다.
이에 반해 DDR3 메모리 모듈에서는 전환 구조를 적용한 결과 각각의 소회로는 명령과 어드레스가 입력되는 일정한
지연시간을 제외하고는 데이터를 읽는 동시에 주소부여와 명령을 실행하게 된다. 이에 따라 해당 소회로로부터의 데이터도 그 전 소회로에 대해 상대적인 특정 지연시간이 지난
후 출력되며, 각 소회로는 실제 메모리 모듈 뱅크가 된다.
이러한 지연을 최소하하기 위해 DDR3 메모리 모듈은 메모리 모듈과 함께 있는 시스템 버스와 메모리 콘트롤러간에
기존과는 달라진 상호작용에 의해 구현이 되었다. 메모리 컨트롤러가 어드레스와 명령(결과적으로 그에 따른 데이터도) 전송을 지연을 예상한 특정
시간에 전송 소회로 모듈에 내보내는 방법이 사용된다. 이를 Read Write Leveling 라고 부른다.
즉 데이터의 검색시 DDR2의 경우 데이터를 병렬로 접근해 직렬로 읽는 것에 비해 DDR3의 경우 데이터를 찾을때
직렬로 접근해 병렬로 읽는 방법이 사용된다.
▒ 개선(?)된 레이턴시
메모리 데이터는 열(Column)과 행(Row)이 격자 모양으로 배열되어 있는 형태를 취하고 있는데, 프로세서가
필요한 데이터를 불러오거나 저장할때 행과 열을 검색하는데 일정한 시간이 소요되는데 이를 지연시간(Latency)라고 부른다. CAS
Latency (CL)은 열주소의 검색에 걸리는 지연시간을 뜻하며 대부분 메모리 메모리의 지연 시간의 기준이 되곤 한다.
일반적으로 메모리 타이밍을 이야기할때 4-4-4-12 식으로 언급하는데 이는 순서대로 tCL(CAS Latency)
- tRCD (RAS# to CAS# delay) - trp(Row Precharge TIming)- tRAS(Min RAS# Achive
Timing) 을 의미한다.
tCL은 읽은 행 주소에 필요한 열 주소를 찾는데 걸리는 타이밍이며, tRCD는 열주소 와 행주소 사이에
기다리는 타이밍, tRP는 한 사이클에 데이터가 몇번이나 돌아오는지에 대한 타이밍, tRAS는 데이터가 있는 곳의 행 주소를 받는데 걸리는
타이밍을 각각 의마한다.
DDR1의 경우 Cas Latency는 2클럭럭 이하였지만 DDR2로 넘어오면서 4~6클럭까지 증가하게 되었고
DDR3에 이르러서는 최대 10클럭까지 늘어나게 되었다.
이렇듯 단순하 메모리 타이밍의 비교만으로는 DDR3가 DDR2에 비해 오히려 성능 하락을 가져올수도 있다고 여길수도
있지만 이에 대해서 메모리 업계들은 단순히 CL등의 지연 시간의 비교는 큰 의미가 없고 동작 속도까지 고려한 것이 진정한 메모리의 지연시간이라고
주장하고 있으며 이를 적용할 경우 DDR3는 DDR2보다 지연시간이 개선되었다는 결과를 얻어낼 수 있다.
위 이미지에서 볼 수 있는 Time(ns) 부분이 동작 클럭을 반영한 각 메모리의 실제 지연시간으로 위에서 볼 수
있는듯 DDR2 메모리는 모두 15ns이고, DDR3는 이보다 낮은 13.1ns 12.0ns, 11.26ns 의 지연 시간을 보여줘 약 최대
25% 빠르다고 한다.
참고로 최근에 발표된 JEDEC규격에 따르면 DDR3-1333MHz의 메모리 타이밍은 9-9-9로,
DDR3-1600MHz은 10-10-10으로 각각 변경되었으며 이에 따라 지연시간도 12.0→13.5ns, 11.25→12.5ns로 올라갔다.
위 그래프는 DDR1에서부터 최근의 DDR3에 이르기까지 지연시간의 변화를 정리해놓고 있는데 이를 통해 DDR3 가 지연시간 부분에서 개선이
되었음을 보여주고 있다.
DDR200(CL2)의 경우 10ns x 2clk = 20ns의 지연시간을 보이며 DDR400(CL3)에서는 5ns
x 3cl = 15ns 지연시간을 보여준다. DDR2에 이르러서는 400/533/800MHz 모두 15ns의 지연시간을 보이고 있어 DDR에서
지연시간의 개선이 이뤄지지 않은것을 확인할 수 있으며 DDR3에 들어서면서 CL값은 증가하고 있지만 동작 클럭과의 조합을 통해 15ns이하의
지연시간을 갖춤으로써 결론적으로는 지연시간의 개선이 이뤄졌다고 할 수 있다.
참고
:
http://www.jedec.org/,
http://www.intel.com/idf/,
http://www.kingston.com/,
http://www.samsung.com,
http://www.micron.com/
|
